Pat

J-GLOBAL ID：200903017076187253

フラッシュメモリセルのリペア回路及びリペア方法

Inventor： 李 鍾午
Applicant, Patent owner： 現代電子産業株式会社
Agent (1)： 中川 周吉 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996215603
Publication number (International publication number)：1997106695
Application date： Aug. 15, 1996
Publication date： Apr. 22, 1997
Summary：

【要約】【目的】 本発明はフラッシュメモリセルのリぺア回路及びリぺア方法を提供することに目的がある。【構成】 アドレスコントロール回路を使用してノーマル(normal)状態においてはコラムアドレスバッファから出力される外部アドレスをコラムデコーダ(column decoder)に供給し、リぺア時には内部で発生した内部アドレスをコラムデコーダに供給することにより、効果的なリぺアが可能になるよう構成する。

Claim (excerpt)：

アドレスピンから外部アドレスを入力とするカラムアドレスバッファと、上記コラムアドレスバッファを経由した外部アドレス及びヒューズブロックから生成された内部アドレスとアドレス制御信号を各々入力とするアドレスコントロール回路と、上記アドレスコントロール回路の出力を入力とし、各モードに適当なビットラインを選択するためのコラムデコーダと、上記アドレスピンから出力される外部アドレスを入力とするローアドレスバッファと、上記アドレスバッファを通じて外部アドレスを入力とするローデコーダと、上記コラムデコーダ及びローデコーダ及びローデコーダ間に接続されるフラッシュメモリセル群に構成されることを特徴とするフラッシュメモリセルのリペア回路。

IPC (2)：

G11C 29/00 301 ,  G11C 16/06

FI (2)：

G11C 29/00 301 B ,  G11C 17/00 309 F

Patent cited by the Patent：

Cited by examiner (1)

• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平6-304040   Applicant：株式会社東芝