Pat

J-GLOBAL ID：200903017223701715

不揮発性半導体記憶装置

Inventor： 遠藤 哲郎 ,  有留 誠一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994207765
Publication number (International publication number)：1996078545
Application date： Aug. 31, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 誤書き込みが生じないセル構造と動作を有する不揮発性半導体記憶装置を提供する。【構成】 拡散層領域における寄生容量Cd及び、チャネル領域の寄生容量Cchに対して、半導体基板もしくはウェルと電荷蓄積層間の寄生容量Cox及び、電荷蓄積層と制御ゲート間の寄生容量Conoが大きくなっていること、また拡散層領域における寄生容量Cdに対して、チャネル領域の寄生容量Cchが大きくなっていること、さらにまた、前記チャネル領域と前記拡散層領域に接する領域の少なくとも一方の不純物濃度が、前記半導体基板もしくはウエルの不純物濃度と比較して同じもしくは薄くなっていることを特徴とする。

Claim (excerpt)：

第一導電型の半導体基板、もしくは半導体基板上に形成された第一導電型のウエルと、この第一導電型の半導体基板もしくはウェル上に第一の絶縁膜と電荷蓄積層と第二の絶縁膜と制御ゲートとが積層されて形成された積層ゲートと、前記積層ゲートの両端の前記第一導電型の半導体基板もしくはウェル上に形成されソース、ドレインとなる第二導電型の拡散層とからなるメモリセルと、前記第一の絶縁膜下で、かつ前記両端の拡散層に挟まれた前記第一導電型の半導体基板もしくはウェル上に、前記積層ゲートの電位に応じて形成されるチャネル領域と、少なくとも、前記拡散層と前記第一導電型の半導体基板もしくはウェル間における寄生容量、及び前記チャネル領域と前記第一導電型の半導体基板もしくはウェル間の寄生容量のいずれよりも大なる、前記チャネル領域と前記電荷蓄積層間の寄生容量、及び前記電荷蓄積層と前記制御ゲート間の寄生容量と、を具備することを特徴とする不揮発半導体記憶装置。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-212472
  
• 特開昭62-101068
  
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-244719   Applicant：株式会社東芝