Pat

J-GLOBAL ID：200903017227000975

デポジットにより選択的にカバーされる電極を備えたチップの集合的製造方法

Inventor： パトリス・カイラ ,  ジェラール・ニコラ ,  ロベール・テウル
Applicant, Patent owner： コミツサリア タ レネルジー アトミーク
Agent (1)： 志賀 正武 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996303290
Publication number (International publication number)：1997199664
Application date： Nov. 14, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【課題】 デポジットにより選択的にカバーされた電極を備えたチップを形成するための集合的処理方法を提供すること。【解決手段】 a)複数の電極(110a,110b,111a,111b)を有するチップ(110,111,112,113)の組を基体(100)上に形成する工程と、b)それぞれのチップに対して個別の有効試験を行い、異なるチップに配置された少なくとも1つの対応電極の組における電極に対する指定的動作を実施するために、有効なチップを互いに電気的に接続する少なくとも1つの電気的接続ネットワーク(117a,117b)を形成する工程と、c)適切な電気化学的浴内に基体を浸すとともに、対応電極の組における電極に電気化学的反応を選択的に生じさせるために対応電極の組に応じた接続ネットワークに適切な分極電圧を付加することにより、それぞれの対応電極の組における電極上にデポジットを逐次的に形成する工程とを有する。

Claim (excerpt)：

デポジットにより選択的にカバーされる電極を備えたチップの集合的製造方法において、a)複数の電極(110a,110b,111a,111b,230,231,232,233,330,331,430,431,432,433)を有するチップ(110,210,310,410,111,211,311,411,112,212,412,113,213,413)の組を基体(100,200,300,400)上に形成する工程と、b)それぞれのチップに対して個別の有効試験を行い、異なるチップに配置された少なくとも1つの対応電極の組における電極に対する指定的動作を実施するために、有効なチップを互いに電気的に接続する少なくとも1つの電気的接続ネットワーク(117a,117b,370i,370j,370k,370l,465,466,467,468,499)を、与えられた接続プランに基づいて形成する工程と、c)適切な電気化学的浴内に基体を浸すとともに、対応電極の組における電極に電気化学的反応を選択的に生じさせるために対応電極の組に応じた接続ネットワークに適切な分極電圧を付加することにより、それぞれの対応電極の組における電極上にデポジットを逐次的に形成する工程とを有することを特徴とするチップの集合的製造方法。

IPC (2)：

H01L 23/52 ,  H01L 21/306

FI (2)：

H01L 23/52 D ,  H01L 21/306 F

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-277489   Applicant：富士通株式会社
• 特開平4-278542
  
• 特開昭63-272058