Pat

J-GLOBAL ID：200903017332999597

ヘテロ・バイポーラ半導体装置

Inventor： 田中 均
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999216157
Publication number (International publication number)：2001044212
Application date： Jul. 30, 1999
Publication date： Feb. 16, 2001
Summary：

【要約】【課題】 ヘテロ・バイポーラ半導体装置に関し、HBTに於けるベース層を構成する材料としてGaAsに格子整合する適切な材料を用い、しかも、ベース・エミッタ間電圧Vbeを充分に低下させることができるようにする。【解決手段】 GaAsに略格子整合するGaAsNSbからなる層を含んで構成されたp-GaAsNSbベース層6を備えてなることを特徴とする。

Claim (excerpt)：

GaAsに略格子整合するGaAsNSbからなる層を含むベース層を備えてなることを特徴とするヘテロ・バイポーラ半導体装置。

IPC (3)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/205

FI (2)：

H01L 29/72 ,  H01L 29/205

F-Term (8)：

5F003BA92 ,  5F003BB04 ,  5F003BC04 ,  5F003BF06 ,  5F003BG06 ,  5F003BM02 ,  5F003BM03 ,  5F003BP32

Patent cited by the Patent：

Cited by examiner (1)

• ヘテロ接合III-V族トランジスタ、特にHEMT電界効果トランジスタまたはヘテロ接合バイポーラ・トランジスタ
  Gazette classification：公表公報   Application number：特願2001-508505   Applicant：ピコジガ