Pat

J-GLOBAL ID：200903017655120233

半導体装置及びその製造方法

Inventor： 飯 沼 俊 彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996291309
Publication number (International publication number)：1998093101
Application date： Sep. 13, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】 静特性にハンプが生じるのを可及的に抑制する。【解決手段】 半導体基板1上に形成された絶縁物層2と、絶縁物層上に設けられたp型の半導体層9aと、絶縁物層上に設けられ、p型の半導体層とは絶縁膜7によって絶縁分離されたn型の半導体層9bと、p型の半導体層に分離されて形成されたn型のソース領域12aおよびドレイン領域12aと、n型の半導体層に分離されて形成されたp型のソース領域12bおよびドレイン領域12bと、n型のソース領域とn型のドレイン領域との間のp型の半導体層に形成された第1のチャネル領域9aと、p型のソース領域とp型のドレイン領域との間の前記n型の半導体層に形成された第2のチャネル領域9bと、第1のチャネル領域上に形成された第1のゲート電極11と、第2のチャネル領域上に形成された第2のゲート電極11と、第1のチャネル領域のゲート幅方向の端部のp型の半導体層に形成されたp型の半導体層より高濃度のp型の拡散領域8と、を備えていることを特徴とする。

Claim (excerpt)：

基板上に形成された絶縁物層と、前記絶縁物層上に設けられたp型の半導体層と、前記絶縁物層上に設けられ、前記p型の半導体層とは絶縁膜によって絶縁分離されたn型の半導体層と、前記p型の半導体層に分離されて形成されたn型のソース領域およびドレイン領域と、前記n型の半導体層に分離されて形成されたp型のソース領域およびドレイン領域と、前記n型のソース領域と前記n型のドレイン領域との間の前記p型の半導体層に形成された第1のチャネル領域と、前記p型のソース領域と前記p型のドレイン領域との間の前記n型の半導体層に形成された第2のチャネル領域と、前記第1のチャネル領域上に形成された第1のゲート電極と、前記第2のチャネル領域上に形成された第2のゲート電極と、前記第1のチャネル領域のゲート幅方向の端部の前記p型の半導体層に形成された前記p型の半導体層より高濃度のp型の拡散領域と、を備えていることを特徴とする半導体装置。

FI (2)：

H01L 29/78 613 A ,  H01L 29/78 621

Patent cited by the Patent：

Cited by examiner (3)

• 特表平3-505654
  
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平4-347712   Applicant：三菱電機株式会社
• 特開平4-116846