Pat
J-GLOBAL ID:200903017883824232

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 船橋 國則
Gazette classification:公開公報
Application number (International application number):1995103292
Publication number (International publication number):1996274187
Application date: Apr. 27, 1995
Publication date: Oct. 18, 1996
Summary:
【要約】【目的】 サリサイドプロセスとSACプロセスとの双方を両立できる半導体装置の製造方法を提供すること。【構成】 図1(a)の第1工程にて、Si基板1表面にPoly-Si層4と絶縁保護膜5とからなるゲート6を形成する。図1(b)の第2工程にて、ゲート6の側壁部に絶縁保護膜5とはエッチング速度の異なるサイドウォール9を形成し、図1(c)の第3工程にて絶縁保護膜5を除去する。図1(d)の第4工程にてSi基板1上に高融点金属層11を形成し、これらを反応させて高融点金属シリサイド層11aを形成する(図1(e))。図1(f)の第5工程にて、反応させなかった高融点金属層11を除去し、図1(g)の第6工程にてSi基板1上にサイドウォール9とはエッチング速度の異なる層間絶縁膜12を形成した後、層間絶縁膜12にサイドウォールの外側面に近接させてコンタクトホール13を形成する。
Claim (excerpt):
シリコン系材料からなる基体表面に、シリコン系材料層と絶縁保護膜とを順次積層した後、この積層体をゲートにパターン化する第1工程と、前記ゲートを覆う状態で前記基体上に前記絶縁保護膜とはエッチング速度の異なる絶縁材料の層を形成した後、エッチングによってゲートの側壁部に前記絶縁材料からなるサイドウォールを形成する第2工程と、エッチングによって前記絶縁保護膜を除去する第3工程と、前記サイドウォール表面と前記シリコン系材料層上とを覆う状態で前記基体上に高融点金属層または高融点金属化合物層を形成した後、前記基体、前記シリコン系材料層のそれぞれと前記高融点金属層または高融点金属化合物層とをシリサイド化反応させる第4工程と、該第4工程でシリサイド化反応させなかった高融点金属層または高融点金属化合物層を除去する第5工程と、前記サイドウォール表面と前記シリコン系材料層上とを覆う状態で前記基体上に、前記サイドウォールとはエッチング速度の異なる材料により層間絶縁膜を形成した後、該層間絶縁膜に、前記サイドウォールの外側面に近接させてコンタクトホールを形成する第6工程とを有することを特徴とする半導体装置の製造方法。
IPC (5):
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336
FI (5):
H01L 27/08 321 F ,  H01L 21/90 J ,  H01L 27/08 321 D ,  H01L 29/78 301 P ,  H01L 29/78 301 G
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page