半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：野口繁雄
Gazette classification：公開公報
Application number (International application number)：1993339565
Publication number (International publication number)：1995161703
Application date： Dec. 03, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】バイアスECRプラズマCVD法で、半導体装置に与える損傷を抑え、優れた段差被覆形状を有する信頼性の高い絶縁膜を制御性よく形成する。【構成】先ず、成膜原料ガスとアルゴンガスを導入してバイアスECRプラズマCVD工程を所定の時間行ない、(A)のように金属配線2上に多少オーバーハング形状を有するシリコン酸化膜3を形成する。次に、成膜原料ガスの導入を中止し、スパッタエッチング工程を所定時間行ない、シリコン酸化膜3のオーバーハング部を優先的にエッチングして(B)に示されるような形状とする。その後さらにバイアスECRプラズマCVD工程とスパッタエッチングを順次繰り返して、最終的に(H)に示されるように、金属配線2,2間がボイドなく埋め込まれ、平坦化も行なわれた優れた段差被覆形状を有する絶縁膜3を形成する。

Claim (excerpt)：

基板に高周波バイアスを印加できるECRプラズマCVD法により基板上に絶縁膜を形成する工程を含む半導体装置の製造方法において、絶縁膜を形成する前記工程では、基板に低出力の高周波バイアスを印加しつつ、成膜原料となるガスと、イオン化して陽イオンとなる元素を含むガスとを同時に導入し、成膜と陽イオンによるスパッタエッチングとを同時に行なわせる第1の工程と、基板に低出力の高周波バイアスを印加しつつ、成膜原料となるガスを導入せず、イオン化して陽イオンとなる元素を含むガスのみを導入して陽イオンによるスパッタエッチングのみを行なわせる第2の工程とを繰り返すことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/31 , C23C 16/50 , C23F 4/00 , H01L 21/768

FI (2)：

H01L 21/31 C , H01L 21/90 K

Patent cited by the Patent：

Cited by examiner (1)

絶縁膜の製造方法および製造装置
Gazette classification：公開公報 Application number：特願平4-024173 Applicant：富士電機株式会社

Return to Previous Page