多電源半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：高橋敬四郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997025664
Publication number (International publication number)：1998223774
Application date： Feb. 07, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】複数の電圧レベルを扱う多電源半導体装置の製造方法に関し、少ないマスク数で異なる厚さのゲート酸化膜と異なる値のチャネルドーピングを実現することのできる多電源半導体装置の製造方法を提供する。【解決手段】半導体基板の複数の活性領域表面を熱酸化し、第1のゲート酸化膜を形成する第1の酸化工程と、第1の活性領域上に開口を有する第1のマスクを形成する工程と、第1のマスクを介して閾値調整用の不純物をイオン注入する工程と、第1のマスクの開口内に露出した第1の活性領域上の第1のゲート酸化膜を除去する工程と、複数の活性領域表面をさらに熱酸化して、第1の活性領域上に薄い第2のゲート酸化膜、第1の活性領域と異なる第2の活性領域上に厚い第3のゲート酸化膜を形成する第2の酸化工程と、第2の活性領域上に開口を有する第2のマスクを形成する工程と、第2のマスクを介して閾値調整用の不純物をイオン注入する工程とを有する。

Claim (excerpt)：

複数の活性領域を画定した半導体基板を準備する工程と、前記半導体基板の複数の活性領域表面を熱酸化し、第1のゲート酸化膜を形成する第1の酸化工程と、前記複数の活性領域のうち第1の活性領域上に開口を有する第1のマスクを前記半導体基板上に形成する工程と、前記第1の活性領域表面に前記第1のマスクを介して閾値調整用の不純物をイオン注入する工程と、前記第1のマスクの開口内に露出した前記第1の活性領域上の前記第1のゲート酸化膜を除去する工程と、前記第1のマスクを除去する工程と、前記複数の活性領域表面をさらに熱酸化して、前記第1の活性領域上に薄い第2のゲート酸化膜、前記複数の活性領域のうち、前記第1の活性領域と異なる第2の活性領域上に厚い第3のゲート酸化膜を形成する第2の酸化工程と、前記第2の活性領域上に開口を有する第2のマスクを前記半導体基板上に形成する工程と、前記第2の活性領域表面に前記第2のマスクを介して閾値調整用の不純物をイオン注入する工程とを有する多電源半導体装置の製造方法。

IPC (3)：

H01L 21/8238 , H01L 27/092 , H01L 21/265

FI (2)：

H01L 27/08 321 D , H01L 21/265 604 X

Patent cited by the Patent：

Cited by examiner (2)

CMOS半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平7-007703 Applicant：三洋電機株式会社
特開平2-284461

Return to Previous Page