Pat

J-GLOBAL ID：200903019311922600

表面実装型混成集積回路装置

Inventor： 田辺 素尉 ,  鈴木 裕樹 ,  杉浦 守人 ,  笹山 徹 ,  須藤 徹 ,  宮脇 清茂 ,  村松 守
Applicant, Patent owner： 国際電気株式会社 ,  京セラ株式会社
Agent (1)： 大塚 学
Gazette classification：公開公報
Application number (International application number)：1993112224
Publication number (International publication number)：1994302709
Application date： Apr. 15, 1993
Publication date： Oct. 28, 1994
Summary：

【要約】【目的】半導体チップを含む電子機能回路装置の組立て機構部品の削減と組立て工程の削減により、電子機能回路装置の高密度化,小形化,コストダウンを目的とする。【構成】多層セラミック基板1の上面に少なくとも1つの半導体チップ5を実装して封止するとともに、底面に複数の凹部4を設けて角形チップ部品9を収容するように構成したことを特徴とする。

Claim (excerpt)：

配線用の側面導体及び内部導体を有し上面が平坦で底面に複数の凹部が設けられた多層セラミック基板と、該多層セラミック基板の前記上面に設けられた導体電極に取付けられた少なくとも1つの半導体等のベアチップと、該半導体等のベアチップを保護するための空間部分を設けるため前記多層セラミック基板の前記上面に取付けられた金属枠体と、該枠体の上面に前記空間部分を封止するために接合された金属キャップと、前記多層セラミック基板の底面に設けられた前記複数の凹部に収容されたコイル,抵抗,コンデンサ等のチップ部品とを備え、前記半導体等のベアチップと前記チップ部品とが前記多層セラミック基板の表面または内部に設けられた配線導体によって所定の回路が形成され、前記多層セラミック基板の裏面に表面実装用の平面電極端子が設けられた表面実装型混成集積回路装置。

IPC (2)：

H01L 23/02 ,  H01L 23/12

FI (2)：

H01L 23/12 H ,  H01L 23/12 L

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-114061
  
• 特開昭63-147392
  
• 高周波回路装置および無線機
  Gazette classification：公開公報   Application number：特願平5-226859   Applicant：株式会社日立製作所, 株式会社日立画像情報システム