Pat
J-GLOBAL ID：200903019512413348

表示用薄膜半導体装置及びその製造方法

Inventor：
井上 祐子

About 井上 祐子

, 
木下 幸男

About 木下 幸男

, 
林 久雄

About 林 久雄


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1993301337
Publication number (International publication number)：1995131030
Application date： Nov. 05, 1993
Publication date： May. 19, 1995
Summary：
【要約】【目的】 大型ガラス基板上で低温プロセスで画素スイッチング用薄膜トランジスタのLDD構造を実現する。【構成】 表示用薄膜半導体装置はガラス基板0に形成された表示部及び周辺駆動部を備えている。表示部にはマトリクス状の画素電極9及びスイッチング用の薄膜トランジスタNchLDD-TFTが集積形成されている。又周辺駆動部には回路要素となる薄膜トランジスタPchTFT,NchTFTが集積形成されている。個々の薄膜トランジスタは、ゲート電極1と、絶縁膜2を介してその上に形成された多結晶半導体層3と、その上に形成されたソース及びドレイン用高濃度不純物層4又は7とを有している。さらにスイッチング用の薄膜トランジスタNchLDD-TFTは、多結晶半導体層3と高濃度不純物層7との間に低濃度不純物層8が介在したLDD構造を有する。
Claim (excerpt)：
ガラス基板に一体形成された表示部及び周辺駆動部を備えた表示用薄膜半導体装置であって、該表示部にはマトリクス状の画素電極及びスイッチング用の薄膜トランジスタが集積形成されており、該周辺駆動部には回路要素となる薄膜トランジスタが集積形成されており、個々の薄膜トランジスタは、ゲート電極と、絶縁膜を介してその上に形成された多結晶半導体層と、その上に形成されたソース及びドレイン用高濃度不純物層とを有しており、さらに前記スイッチング用の薄膜トランジスタは、該多結晶半導体層と該高濃度不純物層との間に低濃度不純物層が介在したLDD構造を有する事を特徴とする表示用薄膜半導体装置。
IPC (2)：
H01L 29/786 ,  G02F 1/136 500
FI (2)：
H01L 29/78 311 A ,  H01L 29/78 311 S
Patent cited by the Patent：
Cited by examiner (16)
  • 特開平1-128573
  • 特開平4-286318
  • 薄膜トランジスタ及びその製造方法
    Gazette classification：公開公報   Application number：特願平4-169656   Applicant：エヌ・ベー・フィリップス・フルーイランペンファブリケン
Show all

Return to Previous Page

TOP

BOTTOM