Pat

J-GLOBAL ID：200903019858795778

炭化けい素半導体基板の製造方法

Inventor： 浅井 隆一
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：1997286795
Publication number (International publication number)：1999121441
Application date： Oct. 20, 1997
Publication date： Apr. 30, 1999
Summary：

【要約】【課題】炭化けい素基板の製造方法において、エピタキシャル成長前の処理としてのエッチング条件を吟味し、キャリア移動度等の素子特性を向上させる。【解決手段】エピタキシャル成長前の下地板の表面を、体積比で3〜15%に希釈した塩酸ガス雰囲気中で1300〜1500°Cに加熱、気相エッチングし、エピタキシャル層を成長する。

Claim (excerpt)：

半導体素子用の炭化けい素基板の製造方法において、エピタキシャル成長前の炭化けい素下地板の表面を、体積比で3〜15%に希釈した塩酸ガス雰囲気中で1300〜1500°Cに加熱、気相エッチングし、エピタキシャル層を成長することを特徴とする炭化けい素半導体基板の製造方法。

IPC (3)：

H01L 21/3065 ,  C30B 29/36 ,  H01L 21/205

FI (3)：

H01L 21/302 N ,  C30B 29/36 A ,  H01L 21/205

Patent cited by the Patent：

Cited by examiner (2)

• 合成半導体及び制御されたそのドーピング
  Gazette classification：公開公報   Application number：特願平6-038991   Applicant：オハイオエアロスペースインスティチュート
• SiC半導体の表面モホロジー制御方法およびSiC半導体薄膜の成長方法
  Gazette classification：公開公報   Application number：特願平9-084510   Applicant：富士電機株式会社