Pat
J-GLOBAL ID:200903020228749881
RISC型CPU,コンパイラ,マイクロコンピュータ及び補助演算装置
Inventor:
,
,
Applicant, Patent owner:
Agent (2):
佐藤 強
, 小川 清
Gazette classification:公開公報
Application number (International application number):2002374527
Publication number (International publication number):2004206389
Application date: Dec. 25, 2002
Publication date: Jul. 22, 2004
Summary:
【課題】割り込み処理から復帰する場合に要する命令サイクル数を削減することができるRISC型CPUを提供する。【解決手段】コンパイラは、割り込み処理から復帰する際にスタック領域を開放する必要がある場合(ステップS1,「有り」)、その開放サイズを復帰命令[rtm3]のオペランドにて指定するようにオブジェクトコードファイルを生成する(ステップS3)。【選択図】 図1
Claim (excerpt):
割り込み処理から通常処理に復帰する際にスタック領域を開放する必要がある場合、その開放サイズがオペランドにて指定されている復帰命令を有することを特徴とするRISC型CPU。
IPC (4):
G06F9/46
, G06F9/30
, G06F9/38
, G06F9/45
FI (6):
G06F9/46 313B
, G06F9/46 311E
, G06F9/30 350G
, G06F9/38 370C
, G06F9/38 380B
, G06F9/44 322F
F-Term (11):
5B013DD03
, 5B013EE01
, 5B033AA01
, 5B033AA05
, 5B033AA06
, 5B033BE06
, 5B081CC21
, 5B098AA02
, 5B098BB06
, 5B098DD02
, 5B098DD08
Patent cited by the Patent:
Return to Previous Page