Pat
J-GLOBAL ID：200903059517751448

マイクロプロセッサ及びコンパイラ

Inventor：
高山 秀一

About 高山 秀一

, 
田中 哲也

About 田中 哲也


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 中島 司朗 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998348012
Publication number (International publication number)：1999242595
Application date： Dec. 08, 1998
Publication date： Sep. 07, 1999
Summary：
【要約】【課題】 サブルーチンの実行に伴う処理を高速実行するプロセッサ及びコンパイラを提供する。【解決手段】 命令メモリ39からIDB29にフェッチされたサブルーチン呼出し命令がデコーダ18によって解読されると、(1)PC15の格納値がINC16でインクリメントされ、その結果が復帰アドレスとしてLR13に格納される復帰アドレス格納オペレーションと、(2)サブルーチン呼出し命令に含まれていたサブルーチンの先頭アドレスがPC15に格納される分岐オペレーションと、(3)SP12の格納値が加算器22で”-4”だけ加算された後にSP12に格納される、後の使用に備えたスタック確保オペレーションとが1つのマシンサイクルで並列実行される。
Claim (excerpt)：
スタック領域のためのデータメモリと予め命令が記憶された命令メモリとに接続されて用いられるマイクロプロセッサであって、実行順序をサブルーチンに分岐させるサブルーチン呼出し手段と、後の使用のための新たなスタック領域を前記データメモリに確保するスタック確保手段と、前記命令メモリから命令をフェッチする命令フェッチ手段と、フェッチされた命令が第1命令である場合に、前記サブルーチン呼出し手段による分岐と前記スタック確保手段による確保とを並列に実行させる第1命令実行手段とを備えることを特徴とするマイクロプロセッサ。
IPC (2)：
G06F 9/42 330 ,  G06F 9/45
FI (2)：
G06F 9/42 330 A ,  G06F 9/44 322 H
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM