半導体集積回路装置およびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：尾身祐助
Gazette classification：公開公報
Application number (International application number)：1994222584
Publication number (International publication number)：1996064673
Application date： Aug. 24, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】ゲートポリシリコンを薄くしても、ゲート電極と基板とがショートすることがないようにする。【構成】シリコン基板11上に、ゲート酸化膜12、ポリシリコン膜13およびキャップBPSG膜14を形成し、選択的にエッチングを行って、トレンチ16を形成する。全面にCVD酸化膜17を堆積し、エッチバックを行ってキャップBPSG膜14の表面を露出させる〔(a)図〕。選択性の高いエッチング法にて残りのキャップBPSG膜14を除去した後、全面にWSi膜18を成長させる〔(b)図〕。WSi膜18およびポリシリコン膜13をパターニングしてゲート電極19を形成する〔(c)図〕。

Claim (excerpt)：

選択的にトレンチの形成されたシリコン基板と、該シリコン基板の表面にゲート絶縁膜を介して選択的に形成された第1の導電膜と、前記トレンチ内に埋め込まれその上表面が前記第1の導電膜の上表面より高い位置にある埋め込み絶縁膜と、前記シリコン基板上では前記第1の導電膜上に形成されて該第1の導電膜とともにゲート電極を構成し、前記埋め込み絶縁膜上では単独の膜の配線層を構成する第2の導電膜と、を備えることを特徴とする半導体集積回路装置。

IPC (2)：

H01L 21/76 , H01L 29/78

FI (2)：

H01L 21/76 L , H01L 29/78 301 R

Patent cited by the Patent：

Cited by examiner (3)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平4-317004 Applicant：日本電気株式会社
特開平3-204930
半導体装置
Gazette classification：公開公報 Application number：特願平4-105834 Applicant：株式会社東芝

Return to Previous Page