Pat
J-GLOBAL ID:200903020916338739
EEPROMメモリセル及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
楠本 高義 (外2名)
Gazette classification:公開公報
Application number (International application number):1999005037
Publication number (International publication number):2000208647
Application date: Jan. 12, 1999
Publication date: Jul. 28, 2000
Summary:
【要約】【課題】 本発明の第1の目的は、1層のポリシリコンにより構成されるメモリセルとすることにより、製造プロセスを簡単にして、生産性を向上させるとともに、メモリセルの低コスト化を図ることであり、本発明の第2の目的は、メモリセルを単純な構造とするとともにメモリセルの面積を小さくすることにより、高度集積化を図ることである。さらに、本発明の第3の目的は、DHE(Drain Channel Hot Electron)、及びGIDL(Gate Induced Drain Leakage)を利用して、微細化を図ることである。【解決手段】 EEPROMメモリセル10であって、基板12と、その基板12の表面に形成されたソース領域14及びドレイン領域16と、これらソース領域14とドレイン領域16との間の基板12の表面に画定されたチャネル領域18と、このチャネル領域18の上にソース領域14とドレイン領域16の一部と重なる位置に形成されたゲート酸化膜20と、この酸化膜20の上に形成されたポリシリコンを含有するゲート22とを含むEEPROMメモリセル10を構成した。
Claim (excerpt):
EEPROMメモリセルであって、基板と、前記基板の表面に形成されたソース領域及びドレイン領域と、前記ソース領域とドレイン領域との間の基板の表面に画定されたチャネル領域と、前記チャネル領域の上にソース領域とドレイン領域の少なくとも一部と重なるように形成されたゲート酸化膜と、前記酸化膜の上に形成されたポリシリコンを含有するゲートとを含むことを特徴とするEEPROMメモリセル。
IPC (4):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2):
H01L 29/78 371
, H01L 27/10 434
F-Term (27):
5F001AA13
, 5F001AA14
, 5F001AA16
, 5F001AB02
, 5F001AC01
, 5F001AC05
, 5F001AC30
, 5F001AD18
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AG12
, 5F083EP17
, 5F083EP18
, 5F083EP22
, 5F083EP62
, 5F083EP64
, 5F083EP69
, 5F083ER09
, 5F083ER11
, 5F083ER22
, 5F083ER30
, 5F083GA09
, 5F083JA04
, 5F083JA05
, 5F083JA19
, 5F083PR37
Patent cited by the Patent:
Cited by examiner (4)
-
特開昭64-018269
-
半導体記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平3-284551
Applicant:ローム株式会社
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平5-123811
Applicant:株式会社日立製作所
-
半導体記憶装置およびその記憶情報読出方法
Gazette classification:公開公報
Application number:特願平3-279829
Applicant:ローム株式会社
Show all
Return to Previous Page