Pat
J-GLOBAL ID：200903021023211060

アクティブマトリックス発光ダイオードピクセル構造及び方法

Inventor：
ドーソン,ロビン,マーク,アドリアン

About ドーソン,ロビン,マーク,アドリアン

, 
ケイン,マイケル,ギリス

About ケイン,マイケル,ギリス

, 
スー,ジェイムズ,ヤ-コング

About スー,ジェイムズ,ヤ-コング

, 
スー,フ-ラング

About スー,フ-ラング

, 
イプリ,アルフレッド,チャールズ

About イプリ,アルフレッド,チャールズ

, 
ステュワート,ロジャー,グリーン

About ステュワート,ロジャー,グリーン


Applicant, Patent owner：
サーノフ コーポレイション

About サーノフ コーポレイション


Agent (1)： 山田 行一 (外1名)
Gazette classification：公表公報
Application number (International application number)：1998546378
Publication number (International publication number)：2002514320
Application date： Apr. 23, 1998
Publication date： May. 14, 2002
Summary：
【要約】ピクセル構造の「駆動トランジスタ」の電流不均一性及び閾値電圧変化を低減するLEDピクセル構造(200、300、400、600、700)を開示する。LEDピクセル構造は、電流源を組み込んでおり、データをピクセルにデータラインを通してロードする。代わりに、オートゼロの電圧は、駆動トランジスタデータのロードに先立って決定される。
Claim (excerpt)：
複数のピクセルを含むディスプレイ(520)であって、各ピクセル(200)が、 ゲート、ソース及びドレインを有する第1のトランジスタ(250)であって、該ゲートがセレクトライン(210)結合され、該ソースがデータライン(220)に結合された第1のトランジスタ(250)と、 ゲートソース及びドレインを有する第2のトランジスタ(270)であって、該第2のトランジスタのゲートが前記セレクトラインに結合され、該第2のトランジスタのドレインがVDDライン(295)に結合され、該第2のトランジスタのソースが前記第1のトランジスタの前記ドレインに結合された第2のトランジスタ(270)と、 ゲート、ソース及びドレインを有する第3のトランジスタ(240)であって、前記第3のトランジスタのゲートが前記セレクトラインに結合された第3のトランジスタ(240)と、 第1のターミナル及び第2のターミナルを有するコンデンサ(280)であって、前記第3のトランジスタの前記ソースが前記コンデンサの前記第1のターミナルに結合され、前記コンデンサの前記第2のターミナルが前記第1のトランジスタの前記ドレインに結合されたコンデンサ(280)と、 ゲート、ソース及びドレインを有する第4のトランジスタ(260)であって、該第4のトランジスタのソースが前記第1のトランジスタの前記ドレインに結合され、該第4のトランジスタのゲートが、前記第3のトランジスタの前記ソースに結合された第4のトランジスタ(260)と、 2つのターミナルを有する照明(light)部材(290)であって、前記第4のトランジスタの前記ドレイン及び前記第3のトランジスタの前記ドレインが、該照明部材の前記ターミナルのうちの1つに結合している照明部材(290)と、を含むディスプレイ(520)。
IPC (2)：
G09G 3/32 ,  G09G 3/20 624
FI (2)：
G09G 3/32 A ,  G09G 3/20 624 B
Patent cited by the Patent：
Cited by applicant (14)
Show all
Cited by examiner (14)
Show all

Return to Previous Page

TOP

BOTTOM