ゲーテッドクロック設計支援方法、ゲーテッドクロック設計支援装置及びゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体

Inventor：
Applicant, Patent owner：
Agent (1)：三好秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997083031
Publication number (International publication number)：1998283381
Application date： Apr. 01, 1997
Publication date： Oct. 23, 1998
Summary：

【要約】【課題】論理回路のゲーテッドクロック設計において、論理回路にイネーブル論理回路を付加した際のリスト修正やタイミング制約の計算に要する手間と時間を削減する。【解決手段】イネーブル論理タイミング判定部6は、イネーブル論理における遅延時間を計算し、この遅延時間がイネーブル論理タイミング制約生成部7で生成されたタイミング制約を満たしているか否かを判定する。タイミング制約を満たしている場合、クロックゲーティング実行部8は、設計対象となる論理回路にゲーティング回路と前記イネーブル論理により構成される回路とを付加してクロックゲーティングされた論理回路を生成する。回路情報入出力部1では、前記クロックゲーティングされた論理回路に関する情報と前記生成されたイネーブル論理に関するタイミング制約とを出力する。

Claim (excerpt)：

少なくともクロックゲーティングされていない論理回路に関する情報、クロック出力を制御するためのイネーブル論理に関する情報及びゲーティング回路に関する情報を入力し、前記イネーブル論理に与えられるタイミング制約を生成し、前記イネーブル論理における遅延時間を計算し、前記計算された遅延時間が前記生成されたタイミング制約を満たしているか否かを判定し、前記遅延時間がタイミング制約を満たしている場合は、前記設計対象となる論理回路に前記ゲーティング回路と前記イネーブル論理により構成される回路とを付加してクロックゲーティングされた論理回路を生成し、前記クロックゲーティングされた論理回路に関する情報と前記イネーブル論理に関するタイミング制約とを出力することを特徴とするゲーテッドクロック設計支援方法。

IPC (3)：

G06F 17/50 , H01L 21/82 , H03K 19/00

FI (3)：

G06F 15/60 656 D , H03K 19/00 Z , H01L 21/82 C

Patent cited by the Patent：

Cited by examiner (1)

ゲーティッドクロックの検証方法
Gazette classification：公開公報 Application number：特願平7-008410 Applicant：シャープ株式会社

Return to Previous Page