Pat

J-GLOBAL ID：200903021556871240

半導体装置の製造方法

Inventor： 赤松 晋 ,  日比 紀孝 ,  上田 壮彦 ,  清水 但美 ,  加藤 義明 ,  小畑 辰也 ,  嶋崎 豊幸
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999208553
Publication number (International publication number)：2000106436
Application date： Jul. 23, 1999
Publication date： Apr. 11, 2000
Summary：

【要約】【課題】 ゲート電極とコンタクト部材との短絡のない、かつ、微細化にも対応しうる半導体装置の製造方法を提供する。【解決手段】 Si基板1上に、ゲート絶縁膜2、ゲート電極3a、ゲート上保護層4aを形成した後、低濃度ソース・ドレイン領域6を形成する。ゲート電極3aの側面上に第1サイドウォール15aと、第2サイドウォールとを形成した後、これをマスクとして用いるイオン注入により、高濃度ソース・ドレイン領域9を形成する。第2サイドウォール16aを選択的に除去した後、ポケット注入領域Rpoを形成し、全面保護膜12を堆積する。その後、層間絶縁膜10の堆積と、高濃度ソース・ドレイン領域9に到達するコンタクトホールHctの形成と、プラグ電極11の形成とを行なう。全面保護膜12の堆積時には第2サイドウォールが除去されているので、ゲート電極3a間が埋まらない。

Claim (excerpt)：

半導体基板上に、ゲート絶縁膜,ゲート電極及びゲート上保護層を形成する工程(a)と、上記ゲート電極及びゲート上保護層をマスクとして、上記半導体基板内に低濃度不純物拡散領域を形成するためのイオン注入を行なう工程(b)と、基板上に、第1の絶縁膜と、該第1の絶縁膜に対して選択エッチングが可能なマスク用膜とを堆積する工程(c)と、上記第1の絶縁膜及びマスク用膜の異方性エッチングを行なって、上記ゲート電極及びゲート上保護層の側面上に上記第1の絶縁膜の一部を残して第1のサイドウォールを形成するとともに、上記第1のサイドウォールの側面上に上記マスク用膜の一部を残して第2のサイドウォールを形成する工程(d)と、上記ゲート上保護層,ゲート電極及び各サイドウォールをマスクとして、上記半導体基板内に高濃度不純物拡散領域を形成するためのイオン注入を行なう工程(e)と、上記工程(e)の後、上記第1のサイドウォールを残して第2のサイドウォールを選択的に除去する工程(f)と、上記工程(f)の後、基板上に、少なくとも上記ゲート上保護層及び第1サイドウォールを覆う第2の絶縁膜を堆積する工程(g)と、上記工程(g)の後、基板上に、上記第2の絶縁膜に対して選択エッチングが可能な材料からなる層間絶縁膜を堆積する工程(h)と、エッチングにより、上記層間絶縁膜に、上記高濃度不純物拡散領域に達する開口を形成する工程(i)と、上記開口に導電性材料からなるプラグ電極を埋め込む工程(j)とを備えている半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/336

FI (3)：

H01L 29/78 301 X ,  H01L 21/28 L ,  H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-099699   Applicant：ソニー株式会社
• 配線形成方法
  Gazette classification：公開公報   Application number：特願平8-006541   Applicant：ソニー株式会社