Pat

J-GLOBAL ID：200903022171627310

半導体素子の絶縁膜形成方法

Inventor： 安 尚 太 ,  宋 正 圭
Applicant, Patent owner： 株式会社ハイニックスセミコンダクター
Agent (1)： 中川 周吉 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001090219
Publication number (International publication number)：2002026004
Application date： Mar. 27, 2001
Publication date： Jan. 25, 2002
Summary：

【要約】【課題】 SOD膜上にシリコン酸化膜を蒸着してハードマスク膜を形成するが、ガスの供給量及び高周波電力の供給量をそれぞれ制御して、蒸着初期にはポリマーの酸化を抑制し、蒸着後期には誘電率を減少させることにより、前記短所を解消することができる半導体素子の絶縁膜形成方法を提供すること。【解決手段】 本発明に係る半導体素子の絶縁膜形成方法は、半導体基板上に導電層パターンが形成された状態で、導電層パターンの間が埋め込まれる全体上部面にSODを形成する段階と、熱処理を行った後SOD膜上にシリコン酸化膜を蒸着してハードマスク膜を形成する段階とからなり、シリコン酸化膜は低温及び低圧条件でSiH4及びN2Oを反応ガスとして用いたプラズマ蒸着方式で蒸着するが、安定化段階ではSiH4の供給量をN2Oの供給量より多くし、蒸着段階ではN2Oの供給量をSiH4の供給量より多くする。

Claim (excerpt)：

半導体基板上に導電層パターンが形成された状態で、前記導電層パターンの間が埋め込まれるように全体上部面にSOD膜を形成する段階と、熱処理を行った後、前記SOD膜上にハードマスク膜を形成する段階とを含んでなることを特徴とする半導体素子の絶縁膜形成方法。

IPC (3)：

H01L 21/316 ,  C23C 16/40 ,  H01L 21/768

FI (6)：

H01L 21/316 M ,  H01L 21/316 G ,  H01L 21/316 X ,  C23C 16/40 ,  H01L 21/90 P ,  H01L 21/90 S

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平10-007147   Applicant：日本電気株式会社
• マイクロエレクトロニク構造および形成方法
  Gazette classification：公開公報   Application number：特願平9-204903   Applicant：テキサスインスツルメンツインコーポレイテツド