Pat

J-GLOBAL ID：200903022317779487

電界効果トランジスタとその形成方法

Inventor： 小川 元一 ,  西村 剛太
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：1998214662
Publication number (International publication number)：2000049170
Application date： Jul. 29, 1998
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】 バッファ層にシリコンがオートドープすることによって高周波特性が劣化し、バッファ層のメサ部以外の領域を全て除去することによって断線や絶縁不良や特性の不均一が発生するという問題があった。【解決手段】 シリコン基板上にバッファ層と活性層を設け、この活性層上にゲート電極とソース・ドレイン電極を設けた電界効果トランジスタにおいて、前記バッファ層と活性層との間に酸化したAlx Ga1-x As(0.9≦x≦1)を設けた。

Claim (excerpt)：

シリコン基板上にバッファ層と活性層を設け、この活性層上にゲート電極とソース・ドレイン電極を設けた電界効果トランジスタにおいて、前記バッファ層と活性層との間に酸化したAlx Ga1-x As(0.9≦x≦1)層を設けたことを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/78

FI (2)：

H01L 29/80 B ,  H01L 29/78 301 B

F-Term (32)：

5F040DA01 ,  5F040DC01 ,  5F040EB11 ,  5F040EC02 ,  5F040EC04 ,  5F040EC17 ,  5F040EC22 ,  5F040EE06 ,  5F040EF06 ,  5F040EF07 ,  5F040EH01 ,  5F040EH02 ,  5F040FC05 ,  5F040FC25 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK05 ,  5F102GK06 ,  5F102GL05 ,  5F102GN05 ,  5F102GQ02 ,  5F102GR04 ,  5F102GR09 ,  5F102GS02 ,  5F102GS09 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19

Patent cited by the Patent：

Cited by applicant (1)

• 半導体結晶基板
  Gazette classification：公開公報   Application number：特願平5-283153   Applicant：住友化学工業株式会社