Pat

J-GLOBAL ID：200903022514801338

半導体装置及びその製造方法

Inventor： 吉田 彰
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：2001377603
Publication number (International publication number)：2003178975
Application date： Dec. 11, 2001
Publication date： Jun. 27, 2003
Summary：

【要約】【課題】 半導体基板上に形成された、高濃度のGe濃度を有する臨界膜厚以下の歪SiGe膜においても高い歪緩和度を達成し、貫通転位密度を低減し、その上に形成される第2のSiGe膜に対して、うねりを抑制し、より完全緩和に近づけて、平滑性を向上させることができる半導体装置及びその製造方法を提供することを目的とする。【解決手段】 表面がシリコンからなる基板上に第1のSi<SB>1-α</SB>Ge<SB>α</SB>膜と、第1のキャップ膜と、第2のSi<SB>1-β</SB>Ge<SB>β</SB>膜(β<α≦1)と、第2のキャップSi膜とがこの順に形成されてなり、第1のSi<SB>1-α</SB>Ge<SB>α</SB>膜が、第2のSi<SB>1-</SB><SB>β</SB>Ge<SB>β</SB>膜と同等の水平面方向の格子定数を有して格子緩和されてなる半導体装置。

Claim (excerpt)：

表面がシリコンからなる基板上に第1のSi<SB>1-α</SB>Ge<SB>α</SB>膜と、第1のキャップ膜と、第2のSi<SB>1-β</SB>Ge<SB>β</SB>膜(β<α≦1)と、第2のキャップSi膜とがこの順に形成されてなり、第1のSi<SB>1-α</SB>Ge<SB>α</SB>膜が、第2のSi<SB>1-β</SB>Ge<SB>β</SB>膜と同等の水平面方向の格子定数を有して格子緩和されてなることを特徴とする半導体装置。

IPC (6)：

H01L 21/20 ,  H01L 21/205 ,  H01L 21/265 602 ,  H01L 29/161 ,  H01L 29/78 ,  H01L 29/786

FI (7)：

H01L 21/20 ,  H01L 21/205 ,  H01L 21/265 602 A ,  H01L 29/163 ,  H01L 29/78 301 B ,  H01L 29/78 618 E ,  H01L 29/78 618 B

F-Term (34)：

5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AB05 ,  5F045AC01 ,  5F045AD09 ,  5F045AF02 ,  5F045AF03 ,  5F045BB12 ,  5F045BB16 ,  5F045CA05 ,  5F045DA52 ,  5F045HA16 ,  5F052KA01 ,  5F110AA01 ,  5F110DD05 ,  5F110DD13 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG42 ,  5F140AA00 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA05 ,  5F140BA17 ,  5F140BA20 ,  5F140BB16 ,  5F140BB18 ,  5F140BC06 ,  5F140BC12 ,  5F140BC17

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-070933   Applicant：日本電気株式会社

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-070933   Applicant：日本電気株式会社