Pat
J-GLOBAL ID：200903022829350083
半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
森 哲也 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992047207
Publication number (International publication number)：1993251430
Application date： Mar. 04, 1992
Publication date： Sep. 28, 1993
Summary：
【要約】【目的】素子形成により段差が生じた半導体基板及び当該素子上に、優れたカバレッジ特性、平坦化特性を有し、且つ、膜質が良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置及びその製造方法を提供する。【構成】配線3の形成により段差が生じた半導体基板1及び配線3上に形成したO3 -TEOS・CVD膜4上の少なくとも一部に、SOG膜5を設けた。前記半導体基板1上に、O3 -TEOS・CVD膜4及びSOG膜5を順に形成した後、SOG膜5に、O3 -TEOS・CVD膜4の少なくとも一部が露出するまでエッチングを行う。
Claim (excerpt)：
素子形成により段差が生じた半導体基板及び当該素子上に、層間絶縁膜又は保護絶縁膜を形成した半導体装置において、前記層間絶縁膜又は保護絶縁膜は、有機シラン及びオゾンを含むガスを用いた気相成長法により形成した膜上の少なくとも一部に、有機溶剤に溶けたガラス溶液を回転塗布して形成した膜を設けた構造を有することを特徴とする半導体装置。
IPC (3)：
H01L 21/316
, H01L 21/302
, H01L 21/3205
Cited by examiner (6)
Show all
Return to Previous Page
