Pat

J-GLOBAL ID：200903022957025659

積層半導体

Inventor： 兼岩 進治 ,  細羽 弘之 ,  近藤 雅文 ,  ▲吉▼田 智彦 ,  須山 尚宏 ,  幡 俊雄 ,  大林 健
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1992348400
Publication number (International publication number)：1993275745
Application date： Dec. 28, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】 格子欠陥が少なくて、良質な半導体薄膜を備え、発光ダイオードやレーザダイオード等の半導体発光素子の作製に適した積層半導体を提供する。【構成】 ルチル型結晶構造を有するTiO2結晶基板1の結晶面(001)上に、窒化物GaNからなる閃亜鉛鉱型結晶構造のIII-V族半導体薄膜2を積層した。上記結晶面(001)におけるTiO2とGaNとの格子不整合率Δaは約2%であり、従来例に比べて、格子欠陥が非常に少ない良好な積層半導体が得られた。

Claim (excerpt)：

ルチル型結晶構造を有する結晶基板上に、窒化物αN(αは、Al,Ga,Inのうちのいずれか1つ、もしくはAl,Ga,Inのうちの少なくとも2つの混合物)からなる閃亜鉛鉱型結晶構造のIII-V族半導体薄膜を積層したことを特徴とする積層半導体。

IPC (2)：

H01L 33/00 ,  H01S 3/18

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-211888
  
• 半導体素子
  Gazette classification：公開公報   Application number：特願平4-062812   Applicant：株式会社東芝