Pat
J-GLOBAL ID:200903023143525746
高耐圧半導体装置
Inventor:
,
Applicant, Patent owner:
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):1998274534
Publication number (International publication number):2000106434
Application date: Sep. 29, 1998
Publication date: Apr. 11, 2000
Summary:
【要約】【課題】 低いオン電圧を維持しながら、ラッチアップ防止が可能な高耐圧半導体装置を提供すること。【解決手段】 第1導電型のベース層と、このベース層表面の第2導電型のベース層2と、第1導電型のソース層3と、第2導電型のコンタクト層4と、第1導電型のソース層3表面から第1導電型のベース層2に達する溝1aと、溝1a中にゲート絶縁膜5を介して埋め込まれたゲート電極6と、第1導電型のベース層1表面のドレイン層とを備え、第1導電型のソース層3及び第2導電型のコンタクト層4は溝1aの長手方向に沿って交互に形成され、両層ともに溝1aの側面に接しており、かつ第2導電型のコンタクト層4についてその溝1aの側面に接する部分の溝1aの長手方向の幅が、溝1aの側面から離れた部分の幅よりも狭い高耐圧半導体装置。
Claim (excerpt):
半導体基板に形成された第1導電型のベース層と、この第1導電型のベース層の表面に形成された第2導電型のベース層と、この第2導電型のベース層の表面に形成された第1導電型のソース層と、前記第2導電型のベース層の表面に形成された第2導電型のコンタクト層と、前記第1導電型のソース層及び前記第2導電型のベース層を貫き前記第1導電型のベース層に達するように形成された溝と、この溝の中にゲート絶縁膜を介して埋め込まれたゲート電極と、前記第1導電型のベース層の表面のうち前記第2導電型のベース層から離れた位置に形成されたドレイン層と、前記第1導電型のソース層及び前記第2導電型のコンタクト層に接する第1のコンタクト電極と、前記ドレイン層に接する第2のコンタクト電極とを備え、前記第1導電型のソース層及び前記第2導電型のコンタクト層は前記溝の長手方向に沿って交互に形成され、両層ともに前記溝の側面に接しており、かつ前記第2導電型のコンタクト層についてその前記溝の側面に接する部分の当該溝の長手方向の幅が、当該溝の側面から離れた部分の幅よりも狭いことを特徴とする高耐圧半導体装置。
FI (3):
H01L 29/78 652 S
, H01L 29/78 652 B
, H01L 29/78 653 A
Patent cited by the Patent:
Cited by examiner (5)
-
電力用半導体素子
Gazette classification:公開公報
Application number:特願平9-112273
Applicant:三星電子株式会社
-
半導体装置およびその製造法
Gazette classification:公開公報
Application number:特願平4-143349
Applicant:ローム株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-169125
Applicant:日本電気株式会社
-
特開平2-036540
-
特開平2-159765
Show all
Return to Previous Page