Pat
J-GLOBAL ID：200903023149067863
半導体メモリ、デバイス、信号の増幅方法、パストランジスタを制御するための方法および装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
筒井 大和
Gazette classification：公開公報
Application number (International application number)：1996308543
Publication number (International publication number)：1997213078
Application date： Nov. 19, 1996
Publication date： Aug. 15, 1997
Summary：
【要約】【課題】 センスアンプ動作の精度を維持しながらオーバードライブすることにより高速な信号の弁別を行うための方法および装置を提供する。【解決手段】 ソース共通形Nチャネルスイッチを有するオーバードライブ回路がセンスされる信号をある期間通常レベルより大きな電圧レベルへと駆動する。信号がオーバードライブされる期間50はセンスアンプ回路の動作電圧に対応したものである。オーバードライブが終了すると、センスされる信号は第2の期間52、正規化回路によって通常レベルへと駆動され、それにより次のメモリサイクルに備え、信号が再び所望のプリチャージレベルに設定されるようにする。
Claim (excerpt)：
1対のビット線と、複数のワード線と、各々が前記1対のビット線の1つと前記複数のワード線の1つに結合された複数のダイナミックメモリセルと、1対のPMOSトランジスタと1対のNMOSトランジスタとを含むセンスアンプであって、PMOSトランジスタおよびNMOSトランジスタの前記対の各々はソースが共通に結合され、ドレインが前記ビット線の対にそれぞれ結合され、ゲートが前記ドレインに交差結合されているセンスアンプと、第1の外部電源電圧を受取るための第1の外部端子と、ソースがPMOSトランジスタの前記対の前記ソースに結合され、ドレインが前記第1の外部端子に結合された第1のスイッチNMOSトランジスタと、前記第1の外部電源電圧に対して安定した第1の内部電源電圧を生成するための第1の電圧源とを有する半導体メモリであって、前記第1のスイッチNMOSトランジスタをアクティブとするために該第1のスイッチNMOSトランジスタのゲートが前記第1の内部電源電圧に接続されることを特徴とする半導体メモリ。
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
