Pat

J-GLOBAL ID：200903023622313842

強誘電体メモリの基準電圧発生回路

Inventor： 神吉 達夫 ,  高田 栄和 ,  前田 賢吾
Applicant, Patent owner： シャープ株式会社
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000196470
Publication number (International publication number)：2002015563
Application date： Jun. 29, 2000
Publication date： Jan. 18, 2002
Summary：

【要約】【課題】 メモリセルから読み出したデータが“1”または“0”のいずれであるのかを、センスアンプで正しく判定できるように、正確な基準電位を発生する基準電圧発生回路を提供する。【解決手段】 この基準電圧発生回路3は、強誘電体キャパシタ(2-1〜2-n)とトランジスタ(1-1〜1-n)からなる基準電圧発生用リファレンスメモリセル(1-1〜1-n)が、同一の基準ビット線8に接続されている。この複数個のリファレンスメモリセル(1-1〜1-n)のうち、第1の論理データ“1”を書き込むリファレンスセルと第2の論理データ“0”を書き込むリファレンスセルとを選択できる。したがって、記憶用メモリセル11に応じた最適な基準電圧を発生できる。

Claim (excerpt)：

強誘電体キャパシタを記憶用メモリセルとして使用する強誘電体メモリの基準電圧発生回路において、1つの強誘電体キャパシタと1つのスイッチ手段からなる基準電圧発生用リファレンスメモリセルが、同一の基準ビット線に複数個接続され、上記複数個のリファレンスメモリセルのうち、所定個数のリファレンスメモリセルに第1の論理データが書き込まれ、残りのリファレンスメモリセルに第1の論理データと異なる第2の論理データが書き込まれるようになっており、上記リファレンスメモリセルの全てを選択することによって、上記基準ビット線に基準電圧を発生させることを特徴とする基準電圧発生回路。

IPC (2)：

G11C 11/22 ,  G11C 14/00

FI (2)：

G11C 11/22 ,  G11C 11/34 352 A

F-Term (4)：

5B024AA03 ,  5B024BA01 ,  5B024BA27 ,  5B024CA07

Patent cited by the Patent：

Cited by examiner (1)

• 多値強誘電体メモリ
  Gazette classification：公開公報   Application number：特願平10-264834   Applicant：株式会社東芝