Pat
J-GLOBAL ID：200903023668042665

超薄膜の上層を有する積層超格子材料の製造方法

Inventor：
柄沢 潤一

About 柄沢 潤一

, 
ビクラム ジョシ

About ビクラム ジョシ


Applicant, Patent owner：
シメトリックス・コーポレーション

About シメトリックス・コーポレーション

, 
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 大渕 美千栄 ,  布施 行夫 ,  井上 一
Gazette classification：公表公報
Application number (International application number)：2002572627
Publication number (International publication number)：2005505911
Application date： Mar. 07, 2002
Publication date： Feb. 24, 2005
Summary：
集積回路メモリセルの製造において、タンタル酸ストロンチウムビスマスまたはタンタルニオブ酸ストロンチウムビスマスの薄膜層(50)が基板(28、49)上に成膜され、超薄膜タンタル酸ビスマス層(51)を成膜する前に、慎重に制御されたUVべーク工程がタンタル酸ストロンチウムビスマス層(50)に対して行われる。第2の電極(52)が、超薄膜ビスマスタンタル酸塩層(51)上に形成される。
Claim (excerpt)：
集積回路(40)の製造方法であって、基板(28、49)と、加熱することによって積層超格子材料(50)の薄膜を形成するために有効な量の金属分を含む第1の前駆体とを準備する工程と、前記第1の前駆体を前記基板に塗布して第1のコーティング膜を形成する工程と、前記第1のコーティング膜を処理して前記積層超格子材料の薄膜を形成する工程と、前記集積回路に前記積層超格子材料の前記薄膜の少なくとも一部が含まれるように前記集積回路の製造を完結させる工程と、を含み、 加熱することによって非強誘電体材料(51)を形成するために有効な量の金属分を含む第2の前駆体を準備し、 第2の前駆体を前記基板に塗布して第2のコーティング膜を形成し、 前記第1のコーティング膜を処理する工程は、前記第1のコーティング膜に紫外線を照射することを含み、 前記第2のコーティング膜を処理し、それによって前記基板上に前記積層超格子材料の前記薄膜を形成し、かつ、前記積層超格子材料上に前記非強誘電体材料の超薄膜を形成し、 前記完結させる工程は、前記集積回路に前記積層超格子材料上の前記非強誘電体材料の前記超薄膜の少なくとも一部が含まれるように前記集積回路の製造を完結させることを含む、製造方法。
IPC (2)：
H01L21/316 ,  H01L27/105
FI (2)：
H01L21/316 G ,  H01L27/10 444B
F-Term (27)：
5F058BA11 ,  5F058BC03 ,  5F058BD05 ,  5F058BF06 ,  5F058BF46 ,  5F058BH03 ,  5F058BH17 ,  5F058BJ02 ,  5F058BJ04 ,  5F083FR02 ,  5F083GA27 ,  5F083HA02 ,  5F083HA06 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083PR23 ,  5F083PR33 ,  5F083PR34
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM