Pat
J-GLOBAL ID：200903024331623360

薄膜トランジスタの製造方法及び表示装置の製造方法

Inventor：
柴田 英次

About 柴田 英次


Applicant, Patent owner：
株式会社アドバンスト・ディスプレイ

About 株式会社アドバンスト・ディスプレイ


Agent (1)： 家入 健
Gazette classification：公開公報
Application number (International application number)：2003302732
Publication number (International publication number)：2005072443
Application date： Aug. 27, 2003
Publication date： Mar. 17, 2005
Summary：
【課題】 表示装置の薄膜トランジスタにおいて、半導体層のパターン周縁部に沿って存在する半導体層の隆起がリーク電流経路となり、表示品質に悪影響を与えるという問題があったため、半導体層周縁部に隆起の無い薄膜トランジスタの製造方法を得る。【解決手段】 半導体層4とオーミック層5の島状加工のエッチング後に、弗素元素を含んだガスと酸素ガスとを含む混合ガスを用いてアッシングを行う。酸素ガスに加えて弗素元素を含むガスを用いているので、アッシング中に微量ながらエッチング反応が発生しており、エッチング時に処理基板面、特にレジストで被覆された領域のエッヂ部に多く付着したデポ反応物やレジスト等の再付着成分を除去する効果を奏する。しかも、本発明におけるアッシングガスのほとんどは酸素ガスからなることを特徴としているため、このアッシング自体に伴う新たなデポ反応物の生成等の変質層の生成はきわめて少ない。【選択図】 図1
Claim (excerpt)：
基板上に堆積した半導体膜上にレジストを塗布しパターニングする工程と、 前記パターニングされたレジストをマスクとして前記半導体膜をエッチングした後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、 を含むことを特徴とする薄膜トランジスタの製造方法。
IPC (3)：
H01L21/336 ,  H01L21/3065 ,  H01L29/786
FI (3)：
H01L29/78 627C ,  H01L29/78 616K ,  H01L21/302 104H
F-Term (32)：
5F004AA09 ,  5F004BD01 ,  5F004CA02 ,  5F004DA01 ,  5F004DA04 ,  5F004DA18 ,  5F004DA22 ,  5F004DA26 ,  5F004DA29 ,  5F004DB01 ,  5F004DB26 ,  5F004DB30 ,  5F004EB02 ,  5F110AA06 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK21 ,  5F110NN72 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ09
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM