Pat

J-GLOBAL ID：200903024351650429

アクティブマトリクス表示装置の製造方法

Inventor： 野田 和宏 ,  門田 久志 ,  中村 真治 ,  林 久雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1993301339
Publication number (International publication number)：1995128688
Application date： Nov. 05, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】 簡略化された工程で精度良くオンチップブラック構造を作成する。【構成】 アクティブマトリクス表示装置は駆動基板1と対向基板2を所定の間隙を介して接合したフラットパネル構造を有しており、間隙内には液晶3が封入されている。駆動基板1にはマトリクス状の画素電極5、個々の画素電極5を縁取るブラックマスク6及び各画素電極5を駆動するスイッチング素子7が形成されている。ブラックマスク6はリフトオフ法により画素電極5に対してセルフアライメントで形成される。即ち、先ずスイッチング素子7が設けられた駆動基板1の上に透明導電膜を形成する。次にマトリクス状にパタニングされたレジストを介して透明導電膜をエッチングし画素電極5に加工する。続いて残されたレジストを介してセルフアライメントによりブラックマスク6を形成する。最後にレジストを剥離して不要な部分のブラックマスクをリフトオフで除去する。

Claim (excerpt)：

マトリクス状の画素電極、個々の画素電極を縁取るブラックマスク及び各画素電極を駆動するスイッチング素子を備えた駆動基板と、対向電極を備えた対向基板とを互いに接合し、両基板の間に電気光学物質を保持してなるアクティブマトリクス表示装置の製造方法であって、予めスイッチング素子が設けられた駆動基板の上に透明導電膜を形成する成膜工程と、マトリクス状にパタニングされたレジストを介して該透明導電膜をエッチングし画素電極に加工するパタニング工程と、残された該レジストを介してセルフアライメントによりブラックマスクを形成するブラックマスク形成工程と、該レジストを除去するリフトオフ工程とを行なう事を特徴とするアクティブマトリクス表示装置の製造方法。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-072330
  
• 特開昭63-144305
  
• スペース部吸光性基板の製法
  Gazette classification：公開公報   Application number：特願平4-263742   Applicant：松下電器産業株式会社