Pat
J-GLOBAL ID：200903024441146240
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996082907
Publication number (International publication number)：1997116113
Application date： Apr. 04, 1996
Publication date： May. 02, 1997
Summary：
【要約】【課題】DRAMなどのメモリセルとロジックなどの回路とを搭載した半導体装置において、メモリセルのデータ保持特性を劣化させることなくメモリセル以外の回路を高速化し得た半導体装置及びその製造方法を提供する。【解決手段】絶縁層で回路用電界効果型トランジスタを覆った後、メモリセルを形成し、メモリセル形成後、回路用電界効果型トランジスタの拡散層表面を露出させ、そして露出した回路用電界効果型トランジスタの拡散層表面に被覆導電層を形成する。
Claim (excerpt)：
メモリセルを構成するメモリ用電界効果型トランジスタとメモリセル以外の回路を構成する回路用電界効果型トランジスタとを同一基板に形成してなる半導体装置において、該回路用電界効果型トランジスタの拡散層表面の一部又は全部に被覆導電層を有し、該メモリ用電界効果型トランジスタの拡散層には該被覆導電層を有しないことを特徴とする半導体装置。
IPC (2)：
H01L 27/108
, H01L 21/8242
H01L 27/10 681 F
, H01L 27/10 621 C
Cited by examiner (6)
Show all
Return to Previous Page
