Pat
J-GLOBAL ID:200903024570861362
半導体装置およびその製造方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1993240646
Publication number (International publication number):1994260442
Application date: Aug. 31, 1993
Publication date: Sep. 16, 1994
Summary:
【要約】【目的】 写真製版技術によって形成し得る限界の最小寸法よりも小さい開口径寸法のコンタクトホールを形成する。【構成】 半導体基板上に形成された層間絶縁膜8をエッチングマスクを用いて途中までエッチングすることによって開口8aを形成し、エッチングマスクを除去した後層間酸化膜8上にTEOS膜10を形成した後全面を異方性エッチングすることによってコンタクトホール11を形成する。
Claim (excerpt):
半導体基板の上に第1の膜を形成する工程と、前記第1の膜の一部表面を露出する開口を有するエッチングマスクを、前記第1の膜の上に形成する工程と、前記エッチングマスクを用いて前記第1の膜を選択的にエッチングすることにより、前記第1の膜からなる側壁と底壁とを有する第1の孔を形成する工程と、前記エッチングマスクを除去する工程と、前記第1の孔の側壁と底壁とを含む前記第1の膜の上に、前記第1の膜と同等の被エッチング特性を有する材料からなる第2の膜を形成することにより、前記第2の膜からなる側壁と底壁とを有し、かつ前記第1の孔の径よりも小さい径を有する第2の孔を形成する工程と、前記第1および第2の膜を異方的にエッチングすることにより、前記第2の孔の側壁と整合する側壁を有する第3の孔を形成する工程とを備えた、半導体装置の製造方法。
IPC (4):
H01L 21/28
, H01L 21/283
, H01L 21/90
, H01L 27/108
FI (2):
H01L 27/10 325 P
, H01L 27/10 325 C
Patent cited by the Patent:
Cited by examiner (6)
-
特開昭60-160653
-
特開平4-336464
-
特開平3-178129
-
特開平4-158569
-
半導体記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平4-171587
Applicant:ソニー株式会社
-
半導体記憶装置およびその製造方法
Gazette classification:公開公報
Application number:特願平4-206358
Applicant:日本電気株式会社
Show all
Return to Previous Page