Pat
J-GLOBAL ID：200903024839574004

凹凸パターン化を伴う半導体層

Inventor：
ゼナン バオ

About ゼナン バオ


Applicant, Patent owner：
ルーセント テクノロジーズ インコーポレーテッド

About ルーセント テクノロジーズ インコーポレーテッド


Agent (8)： 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  越智 隆夫 ,  本宮 照久 ,  朝日 伸光 ,  三山 勝巳
Gazette classification：公開公報
Application number (International application number)：2004153165
Publication number (International publication number)：2005101520
Application date： May. 24, 2004
Publication date： Apr. 14, 2005
Summary：
【課題】平板状の基板の表面上にICを作製するための方法を提供すること。【解決手段】この方法は基板の表面上に連続的な第1の層を形成する工程、および第1の層にスタンプの表面を押し当てて表面上に交差しない平滑領域のパターンを作り出す工程を含む。第1の層の表面の凹凸領域が第1の層の表面の各々の平滑領域と横方向で境界を接し、かつそれを横方向で取り囲む。第1の層の表面の平滑と凹凸の領域のパターンはスタンプの表面の平滑と凹凸の領域のパターンをコピーしている。本方法はまた、パターン化された第1の層の上に連続的な第2の層を形成する工程も含む。第1の層は誘電体層と有機半導体層のうちの一方であり、かつ第2の層は誘電体層と有機半導体層のうちの他方である。【選択図】図1
Claim (excerpt)：
平板状の基板の表面上で集積回路を加工するための方法であって、 基板の表面上に、誘電体層と有機半導体層のうちの一方である連続的な第1の層を形成する工程と、 第1の層にスタンプの表面を押し当てて第1の層の表面上に交差しない平滑領域のパターンを作り出す工程であって、各々の平滑領域が横方向で境界を接する第1の層の表面の凹凸領域によって横方向で取り囲まれ、第1の層の表面の平滑と凹凸の領域のパターンがスタンプの表面の平滑と凹凸の領域のパターンをコピーしている工程と、 凹凸パターン化された第1の層の上に、誘電体層と有機半導体層のうちの他方である連続的な第2の層を形成する工程とを含む方法。
IPC (4)：
H01L29/786 ,  H01L21/336 ,  H01L21/762 ,  H01L51/00
FI (6)：
H01L29/78 618B ,  H01L29/78 621 ,  H01L29/78 627C ,  H01L29/78 617S ,  H01L29/28 ,  H01L21/76 D
F-Term (33)：
5F032AA01 ,  5F032BA01 ,  5F032CA05 ,  5F032CA09 ,  5F032CA17 ,  5F032DA00 ,  5F110AA04 ,  5F110AA30 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE06 ,  5F110EE42 ,  5F110EE43 ,  5F110FF01 ,  5F110FF12 ,  5F110FF27 ,  5F110FF36 ,  5F110GG05 ,  5F110GG25 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK06 ,  5F110HK32 ,  5F110NN71 ,  5F110QQ01 ,  5F110QQ16
Patent cited by the Patent：
Cited by applicant (2)
  • 米国特許出願番号第2003/0062635号
  • 米国特許第6,596,569号
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM