Pat

J-GLOBAL ID：200903025059700578

アクティブマトリクス型液晶表示装置

Inventor： 田中 裕久
Applicant, Patent owner： 株式会社東芝 ,  東芝電子エンジニアリング株式会社
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1993157598
Publication number (International publication number)：1995036056
Application date： Jun. 28, 1993
Publication date： Feb. 07, 1995
Summary：

【要約】【目的】 薄膜トランジスタと画素電極間との接続が工程数を増やすことなく低抵抗な電気的接触かつ大きなプロセスマージンを有する物理的接触によりなされ、さらにパット部のコンタクトホールの開口が下地と選択エッチングを可能とする。【構成】 基板上にマトリクス状に配設された複数のTFTと信号線との上部に絶縁層を介して配設され、かつTFTのそれぞれと電気的に接続された画素電極とを有し、TFTと画素電極との間が少なくとも電気抵抗率が 5×10-6Ωcm以下の金属またはその合金配線層から選ばれたひとつの配線層を含む多層配線層を介して電気的に接続され、多層配線層の最上層は画素電極と最下層はTFTの高濃度不純物領域との間で接続し、かつ多層配線層の最上層が低抵抗率金属またはその合金層以外の導電層であって、低抵抗率金属金属またはその合金層と選択的にエッチングすることのできる導電層よりなるTFTアレイ基板を備える。

Claim (excerpt)：

基板と、この基板上にマトリクス状に配設された複数の薄膜トランジスタおよびこの薄膜トランジスタへ画面表示信号を伝達する信号線と、前記薄膜トランジスタおよび信号線の上部に絶縁層を介して配設され、かつ前記薄膜トランジスタのそれぞれと電気的に接続された画素電極とを有する薄膜トランジスタアレイ基板を備えたアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタと前記画素電極との間は、少なくとも電気抵抗率が 5×10-6Ωcm以下の金属またはその合金配線層から選ばれたひとつの配線層を含む多層配線層を介して電気的に接続され、前記電気的接続が前記多層配線層の最上層は前記画素電極との間で、また最下層は前記薄膜トランジスタの高濃度不純物領域との間でなされ、かつ前記多層配線層の最上層が前記金属またはその合金層以外の導電層であって、前記金属またはその合金層と選択的にエッチングすることのできる導電層よりなることを特徴とするアクティブマトリクス型液晶表示装置。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/784

Patent cited by the Patent：

Cited by examiner (2)

• 液晶表示装置
  Gazette classification：公開公報   Application number：特願平4-035236   Applicant：セイコーエプソン株式会社
• アクティブマトリクス基板
  Gazette classification：公開公報   Application number：特願平4-238596   Applicant：シャープ株式会社