Pat
J-GLOBAL ID:200903025149590194

メモリコントローラ,メモリ装置及びメモリコントローラの制御方法

Inventor:
Applicant, Patent owner:
Agent (7): 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
Gazette classification:公開公報
Application number (International application number):2004275651
Publication number (International publication number):2006092169
Application date: Sep. 22, 2004
Publication date: Apr. 06, 2006
Summary:
【課題】不揮発性半導体メモリに対して、上位装置のデータ書き込み単位が小さい場合においても書き込み性能を向上する。【解決手段】ホスト機器20に接続され、第1のデータ書き込み単位を有する受信データを受信するホストインタフェース6と、第1のデータ書き込み単位よりも大きな第2のデータ書き込み単位を有する不揮発性半導体メモリ3に接続され,第1のデータ書き込み単位を有する書き込みデータを送信するメモリインタフェース5と、メモリインタフェース5を介して不揮発性半導体メモリ3の一時書き込みブロック12に受信データを書き込み、ホストインタフェース6が受信した複数の受信データが第2のデータ書き込み単位のエリアデータに達した際に、対応する書き込みデータを一時書き込みブロック12から読み出し、一時書き込みブロック12とは別のターゲットブロック11に書き込む中央演算処理装置8とを備えるメモリコントローラ4。【選択図】図1
Claim (excerpt):
ホスト機器に接続され、前記ホスト機器から第1のデータ書き込み単位を有する受信データを受信するホストインタフェースと、 前記第1のデータ書き込み単位よりも大きな第2のデータ書き込み単位を有する不揮発性半導体メモリに接続され、前記不揮発性半導体メモリに対して前記第1のデータ書き込み単位を有する書き込みデータを送信するメモリインタフェースと、 前記メモリインタフェースを介して前記不揮発性半導体メモリの一時書き込みブロックに前記受信データを前記書き込みデータとして書き込み、前記ホストインタフェースが受信した複数の受信データが前記第2のデータ書き込み単位のエリアデータに達した際に、前記エリアデータに対応する書き込みデータを前記一時書き込みブロックから読み出し、読み出された前記書き込みデータを含む前記エリアデータを前記一時書き込みブロックとは別のターゲットブロックに書き込む中央演算処理装置 とを備えることを特徴とするメモリコントローラ。
IPC (5):
G06F 12/00 ,  G06F 3/06 ,  G06F 3/08 ,  G06F 12/08 ,  G06K 19/07
FI (8):
G06F12/00 560A ,  G06F12/00 560B ,  G06F12/00 597U ,  G06F3/06 301N ,  G06F3/08 C ,  G06F12/08 515Q ,  G06F12/08 553B ,  G06K19/00 N
F-Term (12):
5B005MM01 ,  5B005NN03 ,  5B005UU16 ,  5B035AA02 ,  5B035BB09 ,  5B035CA11 ,  5B035CA29 ,  5B060AA02 ,  5B060AA06 ,  5B060CB01 ,  5B065BA09 ,  5B065CH03
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (4)
Show all

Return to Previous Page