Pat

J-GLOBAL ID：200903025378229284

半導体素子の多層配線及び形成方法

Inventor： ヨン・ゴン・ゾン
Applicant, Patent owner： エルジイ・セミコン・カンパニイ・リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1995187724
Publication number (International publication number)：1997027547
Application date： Jul. 03, 1995
Publication date： Jan. 28, 1997
Summary：

【要約】【目的】 上部配線層とプラグとの接触面積を増加させて接触抵抗を減少できる半導体素子の多層配線構造及び多層配線形成方法を提供すること。【構成】 上部配線層にもコンタクトホールをあけて、上部配線層とプラグとの接触を従来の上部配線層の下面でなく、上部配線層の側面で行うようにした。

Claim (excerpt)：

基板と、基板上に形成された下部配線層と、下部配線層上に形成された層間絶縁膜と、層間絶縁膜上に形成された上部配線層と、上部配線層と層間絶縁膜に形成されたコンタクトホールと、下部配線層の上面及び上部配線層の側面と接触するようにコンタクトホール内に形成されたプラグと、を含むことを特徴とする半導体素子の多層配線。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 A ,  H01L 21/88 S

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平5-094251   Applicant：ソニー株式会社
• 特開平4-003961
  
• 半導体装置およびそのコンタクトホールの形成方法
  Gazette classification：公開公報   Application number：特願平4-000788   Applicant：沖電気工業株式会社