Pat
J-GLOBAL ID:200903025456534412

フラッシュメモリセルのしきい電圧調整回路

Inventor:
Applicant, Patent owner:
Agent (1): 中川 周吉 (外1名)
Gazette classification:公開公報
Application number (International application number):1996340790
Publication number (International publication number):1997185893
Application date: Dec. 20, 1996
Publication date: Jul. 15, 1997
Summary:
【要約】【課題】 本発明は、フラッシュメモリセルのしきい電圧(VT )を精密に調整することができるようにしたフラッシュメモリセルのしきい電圧調整回路を提供することに目的がある。【解決手段】 本発明によるフラッシュメモリセルのしきい電圧調整回路はメモリセルのドレーン電流の量により変化する第1電圧を生成するための第1手段、上記第1電圧と基準電圧を比較して第2電圧を生成するための第2手段及び上記第2電圧により上記メモリセルのコントロールゲートにコントロールゲート電圧を供給するための第3手段により構成される。
Claim (excerpt):
メモリセルのドレーン電流の量により変化する第1電圧を生成するための第1手段と、前記第1電圧と基準電圧を比較して第2電圧を生成するための第2手段と、前記第2電圧により前記メモリセルのコントロールゲートにコントロールゲート電圧を供給するための第3手段とにより構成されることを特徴とするフラッシュメモリセルのしきい電圧調整回路。
FI (2):
G11C 17/00 530 B ,  G11C 17/00 510 A
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page