メモリ制御装置

Inventor：
Applicant, Patent owner：
Agent (1)：小島俊郎
Gazette classification：公開公報
Application number (International application number)：2001372231
Publication number (International publication number)：2003173290
Application date： Dec. 06, 2001
Publication date： Jun. 20, 2003
Summary：

【要約】【課題】本発明はディレイ値をメモリシステムのCSごとに、かつ1本のDQSごとに設定可能とすることにより、DDR-SDRAMと制御ASIC間、またはCSで区切られているDDR-SDRAM間におけるDQSとデータバスの等長配線の制約緩和ができるメモリ制御装置を提供することを目的とする。【解決手段】本発明のメモリ制御装置は、DDR-SDRAMを記憶手段としてデータの読み書きを行うメモリシステムに対し、データストローブ信号であるDQSを遅延させるためCPUからのアクセスによりディレイ調整可能なPDLを搭載し、更に1本のDQSごとにディレイ値をレジスタに設定可能とする。

Claim (excerpt)：

DDR-SDRAMを記憶手段としてデータの読み書きを行うメモリシステムに対し、データストローブ信号であるDQSを遅延させるためCPUからのアクセスによりディレイ調整可能なPDLを搭載するメモリ制御装置において、1本のDQSごとにディレイ値をレジスタに設定可能とすることを特徴とするメモリ制御装置。

IPC (2)：

G06F 12/00 564 , G06F 12/00 597

FI (2)：

G06F 12/00 564 D , G06F 12/00 597 D

F-Term (1)：

5B060CC01

Patent cited by the Patent：

Cited by examiner (1)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平6-260449 Applicant：沖電気工業株式会社

Return to Previous Page