半導体記憶装置および同期型半導体記憶装置

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993084591
Publication number (International publication number)：1994076567
Application date： Apr. 12, 1993
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】小チップ面積、高速、低消費電力かつ多機能な同期型半導体記憶装置を提供することを目的とする。【構成】メモリアレイ6a、6bは各々互いに独立に動作可能なバンクに分割される。各バンク#1および#2に対して独立に動作する読出データ格納用レジスタ10a、10bおよび書込データ格納用レジスタ16aおよび16bが設けられる。メモリアレイは複数の小アレイブロックに分割され、各アレイブロックに対応してローカルIO線が配置され、ローカルIO線はグローバルIO線に接続される。グローバルIO線はプリアンプ群8a、8bおよびライトバッファ群14aおよび14bに接続される。制御信号発生回路20、22およびレジスタ制御回路28により、連続書込動作時における所望のビットのみの書込の禁止、連続書込においてラップ長未満でデータ書込を中止する場合の最終データ入力時点での一括した選択メモリセルへの書込みおよび、ライトサイクルが繰返し実行される場合のメモリアレイの活性化のタイミングの遅延などが実現される。

Claim (excerpt)：

一連のパルス列からなるクロック信号に同期して、制御信号、アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置であって、複数のメモリセルを有するメモリセルアレイ、前記メモリセルアレイは、各々が互いに活性化およびプリチャージ動作が独立して実行される複数のバンクに分割され、前記複数のバンクの各々に対応して設けられ、対応のバンクへの書込データを格納するための複数の書込データレジスタ手段、および前記複数のバンクの各々に対応して設けられ、対応のバンクからの読出データを格納するための複数の読出データレジスタ手段を備える、同期型半導体記憶装置。

IPC (2)：

G11C 11/401 , G06F 12/06 570

Patent cited by the Patent：

Cited by examiner (5)

特開平3-137886
特開平2-044597
特開昭62-223891

Show all

Return to Previous Page