Pat

J-GLOBAL ID：200903026991505363

半導体装置

Inventor： 高橋 茂樹 ,  山本 剛 ,  片岡 光浩
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 碓氷 裕彦
Gazette classification：公開公報
Application number (International application number)：1995101267
Publication number (International publication number)：1996293601
Application date： Apr. 25, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】 外周部において局部的に格子欠陥が生じることを防止する。【構成】 第1セル100が多数配置され、第1セル100の外周部分を複数の第2セル200が取り囲む構造となっている。第2セル200は、ウエハ21の主表面にU溝501が形成され、そのU溝501の2つの側壁部511、512にp型ベース層16が形成されている。そして第1セル100側の側壁部511のみにn+ 型ソース層4(第2のソース層)が形成され、それによりU溝501の側壁部511にチャネル5が設定され、側壁部512側にはn+ 型ソース層が形成されず、側壁部512側では電流が流れないように設定されている。この結果、局部的に発熱量が多くなるということが少なくなり、部分的にストレスがたまって格子欠陥が生じるということもなくなり、信頼性を向上させることができる。

Claim (excerpt)：

第1導電型の半導体基板と、前記半導体基板の主表面側に形成され、前記半導体基板の主表面側から所定深さを有し少なくとも対向した2つの側面を有する第1の溝部、前記第1の溝部の側面に接するように前記半導体基板内に形成された第2導電型の第1のベース層、前記第1のベース層内における前記主表面側に形成され前記第1の溝部の前記2つの側面にそれぞれチャネル領域を形成させる第1のソース層、及び前記2つの側面を含む前記第1の溝部の内壁に第1のゲート絶縁膜を介して形成された第1のゲート電極、とからなる第1の素子が複数形成された第1の領域と、前記第1の領域に隣接して前記半導体基板の主表面側に形成され、前記半導体基板の主表面側から所定深さを有し少なくとも対向した2つの側面を有する第2の溝部、前記第2の溝部の側面に接するように前記半導体基板内に形成された第2導電型の第2のベース層、前記第2のベース層内における前記主表面側に形成され前記第2の溝部の前記2つの側面の内の前記第1の領域に隣接した一方の側面にチャネル領域を形成させるとともに前記第1のソース層と電気的に接続された第2のソース層、及び前記第2のソース層の形成された側面を含む前記第2の溝部の内壁に第2のゲート絶縁膜を介して形成され前記第1のゲート電極と電気的に接続された第2のゲート電極、とからなる第2の素子が形成された第2の領域と、前記半導体基板における前記主表面側とは反対側の表面側に形成されたドレイン電極とを有する半導体装置。

FI (2)：

H01L 29/78 652 N ,  H01L 29/78 652 F

Patent cited by the Patent：

Cited by examiner (2)

• 高電圧トランジスタ構造及びその形成方法
  Gazette classification：公開公報   Application number：特願平5-202597   Applicant：シリコニックス・インコーポレイテッド
• 縦型半導体装置
  Gazette classification：公開公報   Application number：特願平4-013835   Applicant：トヨタ自動車株式会社, 株式会社豊田中央研究所