Pat
J-GLOBAL ID:200903027100356717
高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型MOSFET
Inventor:
,
Applicant, Patent owner:
Agent (1):
大島 陽一 (外1名)
Gazette classification:公開公報
Application number (International application number):1995351586
Publication number (International publication number):1996250731
Application date: Dec. 26, 1995
Publication date: Sep. 27, 1996
Summary:
【要約】【課題】 ブレイクダウン電圧を高く維持したまま、低いオン抵抗を実現するバーチカルトレンチ型MOSFETを提供する。【解決手段】 トレンチ内に形成されたゲートを有する、スイッチングMOSFETが、前記トレンチに隣接する比較的高い抵抗率の領域と、トレンチから離れたところに設けられる比較的低抵抗率の領域とを有するドレインを有する。ドレインは、MOSFETセルの中央領域における抵抗率よりも更に低い抵抗率を有するデルタ層も含む。高い抵抗率の領域によって、トレンチのエッジ部分(特にコーナー部分)における電界強度が制限され、ゲート酸化層が損なわれることが回避される。中央部のデルタ層によって、ブレークダウンの発生がゲート酸化層から離れたMOSFETセルの中央部近傍に集中するようにされ、かつオン状態のときにMOSFETの抵抗率を下げる効果が得られる。
Claim (excerpt):
トレンチとその中に配置されたゲートとを有する半導体メンバと、前記半導体メンバに於て前記トレンチに隣接して配置された第1導電型のソース領域と、前記半導体メンバに於て前記ソース領域に隣接して配置された第2導電型のボディ領域と、前記半導体メンバに於て前記ボディ領域に隣接して配置された前記第1導電型のドレイン領域とを有するMOSFETであって、前記ドレイン領域が、濃いドープをなされた領域と、前記濃いドープをなされた領域の上層をなし、かつ隣接するように配置され、前記濃いドープをなされた領域に於ける前記第1導電型のドーパント濃度よりも低い前記第1導電型のドーパント濃度を有するドリフト領域と、前記トレンチの底部に隣接して設けられた高い抵抗率との領域とを有し、前記高い抵抗率の領域が前記ドリフト領域に於ける前記第1導電型のドーパント濃度よりも低い前記第1ドーパント濃度を有することを特徴とするMOSFET。
FI (2):
H01L 29/78 652 H
, H01L 29/78 653 C
Patent cited by the Patent:
Cited by applicant (10)
-
特開昭63-174373
-
電界効果トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平5-202595
Applicant:シリコニックス・インコーポレイテッド
-
特開昭64-082564
-
特開昭59-132671
-
特開昭63-133678
-
特開平3-049266
-
特開昭62-115873
-
特開昭57-042164
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平4-191578
Applicant:三菱電機株式会社
-
特表平5-506335
Show all
Cited by examiner (15)
-
特開昭63-174373
-
特開昭63-174373
-
電界効果トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平5-202595
Applicant:シリコニックス・インコーポレイテッド
-
特開昭64-082564
-
特開昭64-082564
-
特開昭59-132671
-
特開昭59-132671
-
特開昭63-133678
-
特開昭63-133678
-
特開平3-049266
-
特開平3-049266
-
特開昭62-115873
-
特開昭62-115873
-
特開昭57-042164
-
特開昭57-042164
Show all
Return to Previous Page