Pat

J-GLOBAL ID：200903027244178996

ディプレッション型半導体装置及びその製造方法

Inventor： 長島 伸幸
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997181462
Publication number (International publication number)：1999026761
Application date： Jul. 07, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】【課題】 P型拡散領域の間隔の低減及びパターニング工程での目ずれの考慮をなくす。【解決手段】 N型シリコン基板1の表面に断面がU字型の溝11が形成されている。このU字型溝11の内周面はゲート酸化膜5で被覆されていて、ゲート酸化膜5上にはゲート電極6が形成されている。また、U字型溝11の外側のN型シリコン基板1の表面にはP型拡散領域2およびN型拡散領域3がこの順で積層形成されており、このP型拡散領域2に前記U字型の溝11の側壁に沿ってチャネル領域4となるN型領域が形成されている。

Claim (excerpt)：

半導体基板の表面に断面がV字型あるいはU字型の溝が形成され、前記V字型あるいはU字型の溝の側壁に沿ってドレイン領域、チャネル領域、ソース領域がこの順で積層形成され、前記チャネル領域が縦方向に前記ソース領域と同じ導電型で形成されている縦型MOSFETを構成するディプレッション型半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 29/78 652 E ,  H01L 29/78 653 A ,  H01L 29/78 658 B

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平5-270650   Applicant：株式会社東芝