Pat
J-GLOBAL ID：200903027901035033

半導体メモリ装置

Inventor：
渡 辺 裕 待

About 渡 辺 裕 待


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993085220
Publication number (International publication number)：1994275071
Application date： Mar. 19, 1993
Publication date： Sep. 30, 1994
Summary：
【要約】【目的】 高速動作するCPUを用いたコンピュータシステムなどにおいて、単一クロックでメモリとCPUを動作させることにより、クロックの制御を簡略化し、CPUの高速化に対応した高速動作可能なメモリを実現する。【構成】 複数バンクに別れたメモリセルアレイのバンクI回路34、バンクII回路35毎にバンクI用アドレスラッチ32とバンクII用アドレスラッチ33を配置し、ロウアドレスバッファ2、19からのアドレスを、アドレスラッチ32、33にラッチすることによりバンクI活性化/プリチャージ指定部26、バンクII活性化/プリチャージ指定部27を通じて各バンクの活性化を行い、各バンクのリフレッシュやプリチャージは全体で1系統設けられるオートリフレッシュ検知部6、セルフリフレッシュ検知部12、プリチャージ検知部23からの検知信号に基づいて活性化/プリチャージ指定部26、27を通じてバンク毎に行わせる。
Claim (excerpt)：
加えられた各種のコマンドを検知し、加えられたコマンドに応じた動作を行なう、複数のメモリセルを有する、半導体メモリ装置において、前記複数のメモリセルは複数のバンクに分割されており、前記コマンドのうちのあるものを検知するあるコマンド検知手段は、前記複数のバンクに共通に1つだけ設けている、半導体メモリ装置。
IPC (2)：
G11C 11/406 ,  G06F 12/06 570
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM