Pat
J-GLOBAL ID:200903028443348120

薄膜トランジスタの製造方法および液晶表示装置

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1994115445
Publication number (International publication number):1995321329
Application date: May. 27, 1994
Publication date: Dec. 08, 1995
Summary:
【要約】【目的】 自己整合的に薄膜トランジスタの電界緩和領域を形成する手法を提供することにより特性ばらつきを低減し大面積基板への展開を容易にする。【構成】 薄膜トランジスタのゲート電極14,15を2種類の金属あるいは金属化合物薄膜より形成し、上層ゲート電極15の配線幅に対して下層ゲート電極14の配線幅をエッチングにより細く設定する。その後、ゲート電極をマスクとして自己整合により薄膜トランジスタのソース・ドレイン領域18に不純物を注入する。なお、不純物注入時に上層ゲート電極15の膜厚を制御することにより注入イオンに対する阻止能力を制御し、低濃度不純物注入領域17をソース・ドレイン領域18の不純物注入時に同時に形成する。
Claim (excerpt):
基板上に珪素を含む半導体薄膜を形成する工程と、前記半導体薄膜上に絶縁膜を形成する工程と、前記絶縁膜上に金属あるいは金属化合物薄膜を形成する工程と、前記金属あるいは金属化合物薄膜上に有機薄膜を形成しパターン形成する工程と、前記有機薄膜を用いて下層の金属あるいは金属酸化物薄膜をエッチングしゲート電極の形状に加工する工程と、前記有機薄膜を除去する前に不純物イオンを注入しソースおよびドレイン領域を形成する工程を少なくとも有することを特徴とする薄膜トランジスタの製造方法。
IPC (3):
H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336
FI (2):
H01L 29/78 311 G ,  H01L 29/78 311 P
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page