Pat
J-GLOBAL ID:200903028540685492

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮田 金雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1995334969
Publication number (International publication number):1997181172
Application date: Dec. 22, 1995
Publication date: Jul. 11, 1997
Summary:
【要約】【課題】 アライメントのズレが生じるとコンタクトホールが必要以上にエッチングされ、他の導電部まで到達してしまうという問題点があった。【解決手段】 第1の配線層3上に積層された第2の層間絶縁膜5を第1の配線層3に至るまでエッチングしコンタクトホールを形成する際、エッチングのエッチングエンドが、コンタクトホール12aを形成する際に必要な第2の層間絶縁膜5のエッチング量にて飽和するようエッチングのエッチング条件をエッチングガスの添加ガスとしての酸素ガスの添加比率を変化させることにより設定した。
Claim (excerpt):
半導体基板または第1の配線層上に積層された層間絶縁膜を上記半導体基板または上記第1の配線層に至るまでエッチングしコンタクトホールを形成する半導体装置の製造方法において、上記エッチングのエッチングエンドが、上記コンタクトホールを形成する際に必要な上記層間絶縁膜のエッチング量にて飽和するよう上記エッチングのエッチング条件を設定したことを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/768 ,  C23F 4/00 ,  H01L 21/28 ,  H01L 21/3065
FI (6):
H01L 21/90 C ,  C23F 4/00 F ,  C23F 4/00 C ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 21/90 A
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page