Pat
J-GLOBAL ID：200903028922293420

GaN系半導体装置

Inventor：
吉田 清輝

About 吉田 清輝


Applicant, Patent owner：
古河電気工業株式会社

About 古河電気工業株式会社


Agent (1)： 長門 侃二 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002137458
Publication number (International publication number)：2003051508
Application date： May. 13, 2002
Publication date： Feb. 21, 2003
Summary：
【要約】【課題】 ソース電極とゲート電極とドレイン電極が縦方向に配置されているGaN系半導体装置(HEMT)を提供する。【解決手段】 全体がGaN系半導体材料で構成され、層1の上には、その第1表面1aにまで至る凹形状溝3を挟んで第1のアンドープ材料から成る堤状部2が形成され、堤状部2の内側壁面2aには、第1のアンドープ材料よりもバンドギャップエネルギーが大きい第2のアンドープ材料から成る薄層4が第1のアンドープ材料とヘテロ接合して形成され、凹形状溝3の中には、第1絶縁層6a、薄層4に両側端G1,G1が接触するゲート電極G、および第2絶縁層6bがこの順序で積層され、堤状部2と薄層4の上には、両者のヘテロ接合界面を跨いだ状態でソース電極Sが形成され、そして、層1の第2表面には、ドレイン電極Dが形成されているGaN系半導体装置。
Claim (excerpt)：
第1表面と第2表面とを有する、GaN系半導体材料で形成された層と、前記第1表面上に、GaN系の第1のアンドープ半導体材料で形成され、側壁面と上面とを有する堤状部と、前記側壁面に、前記第1のアンドープ半導体材料よりもバンドギャップエネルギーが大きい、GaN系の第2のアンドープ半導体材料で形成され、前記第1のアンドープ半導体材料とヘテロ接合される界面を有する薄層と、前記薄層に接触して形成されるゲート電極と、前記堤状部の上面に、且つ、前記堤状部と前記薄層のヘテロ接合界面を跨いだ状態で形成されるソース電極と、および前記第2表面に形成されたドレイン電極とからなるGaN系半導体装置。
IPC (4)：
H01L 21/338 ,  H01L 27/095 ,  H01L 29/778 ,  H01L 29/812
FI (2)：
H01L 29/80 H ,  H01L 29/80 E
F-Term (18)：
5F102FA02 ,  5F102GA01 ,  5F102GB04 ,  5F102GC08 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GQ05 ,  5F102GS02 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC02 ,  5F102HC16 ,  5F102HC19
Patent cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM