Pat
J-GLOBAL ID:200903029197597503

薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 松田 正道
Gazette classification:公開公報
Application number (International application number):1993054187
Publication number (International publication number):1994267912
Application date: Mar. 15, 1993
Publication date: Sep. 22, 1994
Summary:
【要約】【目的】非単結晶シリコン薄膜の表面に再現性良く微細な凹凸を形成すること。【構成】基板31上に多結晶シリコン薄膜32からなる半導体層を設け、ゲート絶縁膜33で被覆し、ゲート電極34を形成した後ソース・ドレイン領域形成のため不純物導入を行い層間絶縁膜35を形成する。コンタクトホール開口用のフォトレジスト36を形成した後プラズマ中で絶縁膜除去処理を行い、その処理の際、自己整合的に下地の多結晶シリコン表面に微細な凹凸が形成される。その後、ソース電極37及び絵素電極38を形成することにより絵素電極部38には下地の凹凸が転写され微細な凹凸が形成され、ソース電極部37は接合面積が増大して接触抵抗が低減され薄膜トランジスタの高性能化が図れる。半導体メモリーの容量素子の電極や反射型液晶表示装置の絵素電極あるいは半導体/金属接合部の特性改善を実現できる。
Claim (excerpt):
非単結晶シリコン薄膜上に絶縁膜を形成する工程と、前記絶縁膜をプラズマ中でエッチング除去することにより、前記非単結晶シリコン薄膜表面に凹凸を形成する工程とを備えたことを特徴とする薄膜の加工方法。
IPC (7):
H01L 21/302 ,  G02F 1/1343 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 27/108 ,  H01L 21/336 ,  H01L 29/784
FI (2):
H01L 27/10 325 C ,  H01L 29/78 311 P
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page