Pat

J-GLOBAL ID：200903029635694711

半導体装置およびその製造方法

Inventor： 深田 晋一 ,  野尻 一男 ,  湯之上 隆 ,  堀田 尚二 ,  青木 英雄 ,  大島 隆文 ,  小林 伸好
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999158758
Publication number (International publication number)：2000349150
Application date： Jun. 04, 1999
Publication date： Dec. 15, 2000
Summary：

【要約】【課題】 デュアルダマシン溝(接続孔)内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図る。【解決手段】 第4配線層の配線33上に絶縁膜34〜38を順次形成し(絶縁膜34,36,38はシリコン窒化膜からなる。絶縁膜35,37はシリコン酸化膜からなる)、絶縁膜38に溝パターン40をフォトリソグラフィを用いて転写する。絶縁膜38の溝パターン40を埋め込む反射防止膜41を形成し、さらに孔パターン43を有するレジスト膜42を形成する。レジスト膜42の存在下でエッチング処理を施し、絶縁膜38,37,36および絶縁膜35の一部に孔パターン43を転写する。その後、レジスト膜42,反射防止膜41を除去し、絶縁膜38をマスクとして溝パターン40を絶縁膜37に、孔パターン43を絶縁膜35に転写する。

Claim (excerpt)：

半導体装置の製造方法であって、(a)基板上に第1絶縁層を形成する工程、(b)前記第1絶縁層上に、配線溝を形成する際のエッチングマスクとなる配線溝パターン層を形成する工程、(c)前記配線溝パターン層上に、接続孔を形成する際のエッチングマスクとなる孔パターン層を形成する工程、(d)前記孔パターン層の存在下で、前記配線溝パターン層と前記第1絶縁層とにエッチング処理を施し、前記第1絶縁層に所定の深さの孔パターンを転写する工程、(e)前記孔パターン層を除去する工程、(f)前記配線溝パターン層および孔パターンの存在下でエッチング処理を施し、前記第1絶縁層に配線溝パターンを転写する工程、を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 B ,  H01L 21/88 K

F-Term (22)：

5F033HH11 ,  5F033HH21 ,  5F033JJ01 ,  5F033KK11 ,  5F033KK33 ,  5F033MM02 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ04 ,  5F033QQ11 ,  5F033QQ23 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭10-112503
  
• 特開昭10-229122
  
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平11-067225   Applicant：セイコーエプソン株式会社
• 配線構造体の形成方法
  Gazette classification：公開公報   Application number：特願平11-075519   Applicant：松下電器産業株式会社