Pat
J-GLOBAL ID:200903030447894981
半導体装置
Inventor:
,
,
,
,
Applicant, Patent owner:
,
Agent (1):
作田 康夫
Gazette classification:公開公報
Application number (International application number):2002016320
Publication number (International publication number):2003085996
Application date: Jan. 25, 2002
Publication date: Mar. 20, 2003
Summary:
【要約】【課題】エラー訂正を行うためECC回路により、面積および消費電力、アクセス時間が増大していた。【解決手段】複数のメモリマットと、メモリセルの読み出しデータおよび書き込みデータを転送するワード線方向に平行に形成されるローカルバスと、書き込みデータを出力パッドIOから転送するデータ線に平行な書き込み用グローバルバスと、読み出しデータを入力パッドIOに転送するデータ線に平行な読み出し用グローバルバスと、グローバルバスとローカルバスの交点に置かれた少なくとも1つ以上のエラー訂正回路を具備してなり、読み出しと書き込みが1サイクルで終了し、書き込み動作時に一度読み出されるデータと異なる値のデータの書き込み動作を行う。【効果】本発明によれば、面積および消費電力の増加を抑え、ソフトエラー等によるエラーを訂正する事ができる。
Claim (excerpt):
複数のメモリセルと、エラー訂正回路とを具備してなり、読み出しと書き込みが1サイクルで終了する半導体装置。
IPC (4):
G11C 29/00 631
, G11C 29/00 603
, G06F 12/16 320
, G11C 11/413
FI (5):
G11C 29/00 631 D
, G11C 29/00 603 F
, G06F 12/16 320 A
, G11C 11/34 341 Z
, G11C 11/34 341 C
F-Term (27):
5B015HH01
, 5B015HH03
, 5B015JJ03
, 5B015JJ13
, 5B015JJ31
, 5B015KB91
, 5B015KB92
, 5B015MM02
, 5B015MM04
, 5B015NN09
, 5B015PP01
, 5B015PP02
, 5B018GA02
, 5B018HA16
, 5B018NA03
, 5B018RA01
, 5B018RA04
, 5L106AA02
, 5L106BB02
, 5L106BB12
, 5L106CC01
, 5L106CC13
, 5L106CC17
, 5L106CC21
, 5L106CC32
, 5L106DD12
, 5L106GG05
Patent cited by the Patent:
Cited by examiner (11)
-
特公昭57-046158
-
特許第3070025号
-
特開昭62-214599
-
特許第3070025号
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平10-021806
Applicant:三菱電機株式会社
-
特開昭61-261898
-
特開昭61-261898
-
特開昭62-214599
-
特許第3070025号
-
特開昭61-261898
-
特開昭58-139399
Show all
Return to Previous Page