Pat

J-GLOBAL ID：200903030643704201

不揮発性半導体記憶装置の動作方法

Inventor： 佐藤 聡彦 ,  加藤 正高 ,  宮本 直樹
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1994273327
Publication number (International publication number)：1996138385
Application date： Nov. 08, 1994
Publication date： May. 31, 1996
Summary：

【要約】【目的】 高速且つ信頼性の高い電気的書換えの可能な不揮発性半導体記憶装置の制御方式を提供する。【構成】 浮遊ゲート型不揮発性メモリセルへの情報の書込み又は消去の際、書込み又は消去電圧を複数個の電圧パルスに分割し、該複数個の電圧パルスの少なくとも1つは他の電圧パルスと異なる立上り時間をもつ。【効果】 書込み動作開始直後の電圧パルスの立上りを緩やかにし、途中から急峻な電圧パルスに切り換えることで、書換えの速いビットの過剰書込みを防ぎ、且つ、遅いビットの高速書込みを実現する。また、書換え動作の開始直後は立上りが緩やかな電圧パルスを印加し、ゲート絶縁膜に与えるストレスを低減しメモリセルの寿命を伸ばす。

Claim (excerpt)：

半導体基板上、もしくはウェル拡散層上に少なくとも、ゲート絶縁膜、浮遊ゲート、層間絶縁膜、制御ゲートを積層して形成され、前記基板もしくはウェル拡散層の導電型と反対導電型のソース領域、及びドレイン領域を備えたメモリセルを複数個、マトリックス状に配置して構成したメモリセルアレイにおいて、メモリセルへの情報の書込みないしは消去の際、一回分の書込みないし消去を達成するために与える所定の駆動電圧を複数個の電圧パルスに分割して与えるとき、該複数個の電圧パルスの少なくとも1つは他の電圧パルスと異なる立上り時間をもつことを特徴とする不揮発性半導体記憶装置の動作方法。

Patent cited by the Patent：

Cited by examiner (1)

• 半導体記憶装置及びその消去方法
  Gazette classification：公開公報   Application number：特願平6-245737   Applicant：日本電気株式会社