Pat

J-GLOBAL ID：200903081091748733

半導体記憶装置及びその消去方法

Inventor： 二宮 和久
Applicant, Patent owner： 日本電気株式会社
Agent (1)： ▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1994245737
Publication number (International publication number)：1996111096
Application date： Oct. 12, 1994
Publication date： Apr. 30, 1996
Summary：

【要約】【目的】 ソース消去型フラッシュEEPROMの消去時間を短縮する。【構成】 フェーズIにおいて、メモリセルソース線に消去用高電圧を、当該ソース線の電圧が参照電圧Vref になるまで印加し続ける。ソース線電圧がVrefに達すると、以降はフェーズIIとして、従来の消去パルス印加と消去ベリファイとを、全セルの消去が完了するまで繰返す。【効果】 フェーズIにて各セルのしきい値電圧が消去直前の値にまで低下するので、それから消去ベリファイを追加すれば良く、消去動作が早まる。

Claim (excerpt)：

フローティングゲート型電界効果トランジスタをメモリセルとして有する半導体記憶装置であって、消去開始指令に応答して前記電界効果トランジスタのソース線の電圧が前記消去用高電圧に近いそれより小なる所定電圧に達するまで前記ソース線に対して前記消去用高電圧を印加する電圧印加手段を含むことを特徴とする半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-021998
  
• フラッシュ・メモリ
  Gazette classification：公開公報   Application number：特願平6-207102   Applicant：富士通株式会社
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-240041   Applicant：富士通株式会社